射频芯片、算法重构方法及计算机可读存储介质技术

本申请涉及无线通信技术领域，公开了一种射频芯片、算法重构方法及计算机可读存储介质，射频芯片包括：配置接口、互联总线、处理器及至少两个运算单元，各运算单元具有不同的运算功能；配置接口与处理器连接，用于将接收到的路由信息和配置数据传输到处理器；其中，路由信息和配置数据根据射频芯片的目标计算功能确定；互联总线连通各运算单元，且与处理器连接，用于调整各运算单元间的输入和输出关系；运算单元与处理器连接，用于提供目标运算功能；处理器用于下发调整各运算单元路由连接的指令，为各运算单元分配配置数据。通过对运算单元运算功能及输入和输出关系进行灵活调整，使射频芯片能够满足多种算法的兼容需求，提高硬件资源的利用率。提高硬件资源的利用率。提高硬件资源的利用率。

【技术实现步骤摘要】
射频芯片、算法重构方法及计算机可读存储介质


[0001]本申请实施例涉及移动通信
，特别涉及一种射频芯片、算法重构方法及计算机可读存储介质。

技术介绍

[0002]随着通信技术的不断发展和进步，应用于射频芯片算法的数字预失真技术更新迭代较快，传统方案采用现场可编程门阵列(FPGA)，或者完全使用定制化的芯片上专用的硬件逻辑电路来作为数字预失真算法的直接实现载体，实现特定的数学运算功能。但是，采用FPGA实现算法功能虽然具有了可编程的的功能，可以在后期算法提出新的数学运算模型后可以进行重新编程以满足需求，但是FPGA能效偏低，运算速度偏低，功耗较高，已渐渐不适用作为射频数字预失真算法的载体。在定制化芯片上采用专用的硬件逻辑电路作为直接实现载体能效较高，运算速度也足够快，但是定制化直接实现后运算单元仅支持固定的运算功能，不具备更新数学运算功能的可能，在射频算法更新换代后，定制化芯片无法兼容新的算法需求，灵活性不足，而重新开发芯片硬件又会造成人力、物力和时间成本的浪费。
[0003]当下的射频芯片在可重构计算技术的支持下虽然具备一定程度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频芯片，其特征在于，包括：配置接口、互联总线、处理器及至少两个运算单元，各所述运算单元具有不同的运算功能；所述配置接口与所述处理器连接，所述配置接口用于接收路由信息和配置数据，并将所述路由信息和所述配置数据传输到所述处理器；其中，所述路由信息和所述配置数据根据所述射频芯片的目标计算功能确定；所述互联总线连通各所述运算单元，且与所述处理器连接，所述互联总线用于根据所述处理器的指令，调整各所述运算单元间的输入和输出关系；所述运算单元与所述处理器连接，所述运算单元用于根据所述处理器分配的所述配置数据，将运算功能配置为目标运算功能；所述处理器用于向所述互联总线下发调整各所述运算单元路由连接方式的指令，并向各所述运算单元发送分配好的所述配置数据。2.根据权利要求1所述的射频芯片，其特征在于，所述运算单元，包括：具有算数运算功能的第一运算单元，和具有查表运算功能的第二运算单元。3.根据权利要求2所述的射频芯片，其特征在于，所述第一运算单元，包括：N个实数乘法单元、N个实数加法单元、2N个取反直通单元、(N+2)个可配置延迟单元；其中，N为正整数；所述第一运算单元包括第一输入端和第一输出端，所述第一输入端和所述第一输出端各连接一个所述可配置延迟单元；所述实数加法单元、与所述实数加法单元对应的所述可配置延迟单元、与所述实数加法单元对应的所述可配置延迟单元和所述互联总线依次连接；所述实数乘法单元、与所述实数乘法单元对应的所述取反直通单元和所述互联总线依次连接。4.根据权利要求3所述的射频芯片，其特征在于，所述第一运算单元，包括：4N个实数乘法单元、4N个实数加法单元、8N个取反直通单元、(4N+2)个可配置延迟单元；其中，N为正整数；所述第一运算单元包括所述第一输入端和所述第一输出端，所述第一输入端和所述第一输出端各连接一个所述可配置延迟单元；所述实数加法单元、与所述实数加法单元对应的所述取反直通单元、与所述实数加法单元对应的所述可配置延迟单元和所述互联总线依次连接；所述实数乘法单元、与所述实数乘法单元对应的所述取反直通单元和所述互联总线依次连接。5.根据权利要求2所述的射频芯片，其特征在于，所述第二运算单元，包括：3M个可配置延迟单元、M个复数乘法单元、M个复数加法单元、M个可配置地址生成单元、M个查找表和一个多路选择单元；其中，M为正整数；所述可配置地址生成单...

【专利技术属性】
技术研发人员：郑闯，戴征坚，万超，雷江莉，张作锋，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：