一种机载大容量数据高速存储单元制造技术

本实用新型专利技术涉及数据存储技术领域，具体为一种机载大容量数据高速存储单元，包括：FPGA，FPGA含1块EEPROM，作为程序存储器；FLASH存储芯片，FLASH存储芯片采用NAND接口；引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中，即1个储存模块中；有益效果为：本实用提出的存储单元能够实现高速存储的关键设计在于引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，通过这样的设计，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中。FLASH存储芯片中。FLASH存储芯片中。

【技术实现步骤摘要】
一种机载大容量数据高速存储单元


[0001]本技术涉及数据存储
，具体为一种机载大容量数据高速存储单元。

技术介绍

[0002]数据存储对象包括数据流在加工过程中产生的临时文件或加工过程中需要查找的信息，数据以某种格式记录在计算机内部或外部存储介质上；
[0003]现有技术中，机载的数据存储单元需要存储雷达信号等数据，机载数据系统是指运行在飞机上的由数据获取、数据存储、数据更新、数据流通和数据挖掘5部分组成的按照不同的层次分布式存储而成的系统；
[0004]但是，现有的机载设备中尚缺乏TB级大容量数据高速存储器件，数据存储量过小，且数据传输的速度较慢，不满足于现有的机载数据传输的要求。

技术实现思路

[0005]本技术的目的在于提供一种机载大容量数据高速存储单元，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本技术提供如下技术方案：一种机载大容量数据高速存储单元，包括：
[0007]FPGA，FPGA含1块EEPROM，作为程序存储器；
[0008]FLASH存储芯片，FLASH存储芯片采用NAND接口；引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中，即1个储存模块中。
[0009]优选的，所述FPGA具有两块，FPGA与VPX总线直接连接，采用NAND接口的FLASH存储芯片具有64块。/>[0010]优选的，所述FPGA是本存储单元的控制器，型号为EP4SGX530F1932，对VPX高速总线发来的数据进行缓冲和存储控制，2块FPGA采用主从控制协议，通过乒乓机制轮流对空Flash进行数据写入。
[0011]优选的，所述FLASH存储芯片基于MLC架构，型号为MT29F512G08CUCABH3
‑
12ITZ:A，每块芯片存储容量为512GB，在FPGA的控制下对数据进行存储，64块FLASH存储芯片分为8组，每组8片。
[0012]优选的，所述存储模块操作时，对存储模块内的8片存储芯片同时写入，写入这16Kbyte的数据在理论上只需25us。
[0013]优选的，所述存储单元中采用的FLASH存储芯片的数据IO(输入输出)位宽为16bit，8片FLASH存储芯片组成的1个存储模块，1个存储模块的IO位宽为128bit，除了数据IO接口以外，本存储单元采用的FLASH芯片还具有13位控制信号，包括R/B(准备好/忙)、CE(片选)、ALE(地址选通)、CLE(命令选通)、RE(读使能)、WE(写使能)，8片FLASH存储芯片的R/
B信号连接在一起，通过一个电阻上拉至电源(保持高电平)，其他控制信号以1驱8的形式由FPGA提供，FPGA的128bit数据输出由8片FLASH存储芯片平均分担，每块FLASH存储芯片按位分别承担16bit的数据。
[0014]与现有技术相比，本技术的有益效果是：
[0015]本实用提出的存储单元能够实现高速存储的关键设计在于引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，通过这样的设计，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中，即1个储存模块中，大大提升了系统的操作速度；
[0016]以下以写16Kbyte的数据进入一个由8片FLASH存储芯片组成的存储模块为例：当只对1片FLASH存储芯片操作时，典型的写入时间为200us，但当对存储模块操作时，由于是对存储模块内的8片存储芯片同时写入，因此理论上在相同的时间(200us)内可以写入的数据量为128Kbyte，也就是说写入这16Kbyte的数据在理论上只需25us，系统的整体操作速度因为引入了并行操作的概念提高了8倍左右；
[0017]并行操作的实现依赖于FPGA与FLASH的接口设计，存储单元中采用的FLASH存储芯片的数据IO(输入输出)位宽为16bit，8片FLASH存储芯片组成的1个存储模块，因此1个存储模块的IO位宽为128bit，除了数据IO接口以外，本存储单元采用的FLASH芯片还具有13位控制信号，包括R/B(准备好/忙)、CE(片选)、ALE(地址选通)、CLE(命令选通)、RE(读使能)、WE(写使能)；
[0018]为了能够实现对8片FLASH存储芯片的同时写入，将1组内8片FLASH存储芯片的R/B信号连接在一起，通过一个电阻上拉至电源(保持高电平)，其他控制信号以1驱8的形式由FPGA提供，FPGA的128bit数据输出由8片FLASH存储芯片平均分担，每块FLASH存储芯片按位分别承担16bit的数据。
附图说明
[0019]图1为存储单元结构框图；
[0020]图2为FPGA与FLASH的接口设计示意图。
具体实施方式
[0021]为了使本技术的目的、技术方案进行清楚、完整地描述，及优点更加清楚明白，以下结合附图对本技术实施例进行进一步详细说明。应当理解，此处所描述的具体实施例是本技术一部分实施例，而不是全部的实施例，仅仅用以解释本技术实施例，并不用于限定本技术实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0022]在本技术的描述中，需要说明的是，术语“中心”、“中”、“上”、“下”、“左”、“右”、“内”、“外”、“顶”、“底”、“侧”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“一”、“第一”、“第二”、“第三”、“第四”、“第五”、“第六”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0023]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0024]出于简明和说明的目的，实施例的原理主要通过参考例子来描述。在以下描述中，很多具体细节被提出用以提供对实施例的彻底理解。然而明显的是，对于本领域普通技术人员，这些实施例在实践中可以不限于这些具体细节。在一些实例中，没有详细地描述公知方法和结构，以避免无必要地使这些实施例变得难以理解。另外，所有实施例可以互相结合使用。
[0025]请参阅图1至图2，本技术提供一种技术方案：一种机载大容量数据高速存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种机载大容量数据高速存储单元，其特征在于：所述机载大容量数据高速存储单元包括：FPGA，FPGA含1块EEPROM，作为程序存储器；FLASH存储芯片，FLASH存储芯片采用NAND接口；引入模块化思想，将8片FLASH存储芯片当做一个存储模块，任何存储操作都是面向这样的存储模块来进行，在存储数据时，串行的数据就可以变为8个bit一组的并行数据同时存入8个FLASH存储芯片中，即1个储存模块中。2.根据权利要求1所述的一种机载大容量数据高速存储单元，其特征在于：所述FPGA具有两块，FPGA与VPX总线直接连接，采用NAND接口的FLASH存储芯片具有64块。3.根据权利要求2所述的一种机载大容量数据高速存储单元，其特征在于：所述FPGA是本存储单元的控制器，型号为EP4SGX530F1932，对VPX高速总线发来的数据进行缓冲和存储控制，2块FPGA采用主从控制协议，通过乒乓机制轮流对空Flash进行数据写入。4.根据权利要求3所述的一种机载大容量数据高速存储单元，其特征在于：所述FLASH存储芯片基于MLC架构，型号...

【专利技术属性】
技术研发人员：刘开元，陈鸿，李进杰，郑修鹏，张娜，
申请(专利权)人：中国人民解放军海军航空大学青岛校区，
类型：新型
国别省市：