一种有效提高升压效率的升压电路制造技术

本实用新型专利技术涉及一种有效提高升压效率的升压电路，包括芯片U1、理想二极管U2，理想二极管U2的内部包括MOSFET管、电荷泵、门放大器、快速下拉比较器。本升压电路在降低了电能损耗的同时，也降低了电路发热，能有效提高效率，并且在实际电路运用中，可以减小布局空间。可以减小布局空间。可以减小布局空间。

【技术实现步骤摘要】
一种有效提高升压效率的升压电路


[0001]本专利申请属于升压电路
，更具体地说，是涉及一种有效提高升压效率的升压电路。

技术介绍

[0002]目前，常见的升压电路如图1所示，在图1中，当输入12V时，升压芯片U1第5脚会输出信号对MOS管Q1进行开关控制，Q1导通的时候给电感L1充电储能，Q1截止的时候，由于通过电感L1上面电流不能突变，电流将通过肖特基二极管D1流向负载；输出电压经过电阻R3和R7分压后会得到采样电压到FB脚，与参考电压Vref比较；升压芯片U1可以通过调节第5脚输出的脉冲宽度，控制Q1的通断时间，即控制电感L1的充电电流，这样就能输出一个稳定的电压。可以发现，经过普通肖特基二极管D1(电流达到1A的时，会有1.3V左右压降)产生一定的损耗，同时会带来电路发热，这是无法接受的。

技术实现思路

[0003]本技术需要解决的技术问题是提供一种有效提高升压效率的升压电路，避免损耗的产生。
[0004]为了解决上述问题，本技术所采用的技术方案是：
[0005]一种有效提高升压效率的升压电路，包括芯片U1、理想二极管U2，输入信号Vin接电阻R1的1脚，电阻R1的2脚分别连接电解电容E2、电容C3、芯片U1的3脚、电感L1；芯片U1的2脚经电容C2接GND脚，芯片U1的4脚经电阻R5接GND脚，芯片U1的8脚接电容C1，电容C1另一端分别接芯片U1的6脚和GND脚，芯片U1的7脚分别接电容C7和电阻R8，电解电容E2的另一端、电容C3的另一端、电容C7的另一端和电阻R8的另一端均接GND脚；芯片U1的5脚经电阻R6接MOS管Q1的1脚，MOS管Q1的2脚接GND脚、3脚接电感L1另一端；
[0006]电感L1另一端接理想二极管U2的多个IN脚，理想二极管U2的7脚接GND脚，理想二极管U2的OUT脚和DRAIN脚均经电阻R2接端子T，理想二极管U2的VDD脚分别接电阻R4和电容C6，电阻R4另一端接DRAIN脚；理想二极管U2的DRAIN脚还依次串接有电阻R3和电阻R7，电阻R3和电阻R7之间接芯片U1的1脚；电容C6另一端、电阻R7另一端接GND脚。
[0007]进一步，理想二极管U2型号为LTC4358CDE。
[0008]进一步，理想二极管U2的DRAIN脚和GND脚之间还并联有电解电容E1、电容C4、电容C5。
[0009]进一步，理想二极管U2的IN脚为8个，分别为理想二极管U2的1～4脚、11～14脚。
[0010]进一步，理想二极管U2的内部包括N沟道的MOSFET管、电荷泵Charge Pump、门放大器gate amp、快速下拉比较器FPD COMP，电荷泵Charge Pump接门放大器gate amp的正极后输出为IN脚，门放大器gate amp的负极一方面接快速下拉比较器FPD COMP的正极、一方面输出为OUT脚，快速下拉比较器FPD COMP的负极接IN脚；快速下拉比较器FPD COMP的输出端接二极管的基极，二极管的发射极接IN脚，IN脚接MOSFET管的源极，二极管的集电极接门放
大器gate amp的输出端，门放大器gate amp的输出端一方面接MOSFET管的栅极、另一方面作为GATE脚，GATE脚两端分别引出DRAIN脚和OUT脚，DRAIN脚分别接IN脚和MOSFET管的漏极，GATE脚接OUT脚，OUT脚引出VDD脚，VDD脚接GND脚，GND脚接IN脚。
[0011]进一步，在电流达到5A的时候，损耗内阻为20毫欧
[0012]由于采用了上述技术方案，本技术取得的有益效果是：
[0013]普通肖特基二极管电流在1A的时候，会有1.3V左右的损耗；采用理想二极管的升压电路在电流5A的时候，只有20毫欧的内阻，二者对比，因此损耗会小很多，本电路在降低了电能损耗的同时，也降低了电路发热，能有效提高效率，并且在实际电路运用中，可以减小布局空间。
附图说明
[0014]图1为常见的升压电路图。
[0015]图2为运用理想二极管的升压电路图。
[0016]图3为理想二极管的内部框图。
具体实施方式
[0017]下面结合实施例对本技术做进一步详细说明。
[0018]一种有效提高升压效率的升压电路，如图2和图3所示，包括包括芯片U1、理想二极管U2，输入信号Vin接电阻R1的1脚，电阻R1的2脚分别连接电解电容E2、电容C3、芯片U1的3脚、电感L1；芯片U1的2脚经电容C2接GND脚，芯片U1的4脚经电阻R5接GND脚，芯片U1的8脚接电容C1，电容C1另一端分别接芯片U1的6脚和GND脚，芯片U1的7脚分别接电容C7和电阻R8，电解电容E2的另一端、电容C3的另一端、电容C7的另一端和电阻R8的另一端均接GND脚；芯片U1的5脚经电阻R6接MOS管Q1的1脚，MOS管Q1的2脚接GND脚、3脚接电感L1另一端；
[0019]电感L1另一端接理想二极管U2的多个IN脚，理想二极管U2的7脚接GND脚，理想二极管U2的OUT脚和DRAIN脚均经电阻R2接端子T，理想二极管U2的VDD脚分别接电阻R4和电容C6，电阻R4另一端接DRAIN脚；理想二极管U2的DRAIN脚还依次串接有电阻R3和电阻R7，电阻R3和电阻R7之间接芯片U1的1脚；电容C6另一端、电阻R7另一端接GND脚。
[0020]在图2中，理想二极管U2型号为LTC4358CDE。理想二极管U2的DRAIN脚和GND脚之间还并联有电解电容E1、电容C4、电容C5。理想二极管U2的IN脚为8个，分别为理想二极管U2的1～4脚、11～14脚。
[0021]作为优选，如图3，理想二极管U2的内部包括MOSFET管(N沟道的MOSFET管)、电荷泵Charge Pump、门放大器gate amp、快速下拉比较器FPD COMP，电荷泵Charge Pump接门放大器gate amp的正极后输出为IN脚，门放大器gate amp的负极一方面接快速下拉比较器FPD COMP的正极、一方面输出为OUT脚，快速下拉比较器FPD COMP的负极接IN脚；快速下拉比较器FPD COMP的输出端接二极管的基极，二极管的发射极接IN脚，IN脚接MOSFET管的源极，二极管的集电极接门放大器gate amp的输出端，门放大器gate amp的输出端一方面接MOSFET管的栅极、另一方面作为GATE脚，GATE脚两端分别引出DRAIN脚和OUT脚，DRAIN脚分别接IN脚和MOSFET管的漏极，GATE脚接OUT脚，OUT脚引出VDD脚，VDD脚接GND脚，GND脚接IN脚。
[0022]本升压电路性能良好，在电流达到5A的时候，损耗内阻为20毫欧
[0023]首先介绍一下理想二极管，理想二极管是一种电气组件，当以正向偏压施加电压时，其性能类似于理想导体，而当以反向偏压施加电压时，其性能类似于理想的绝缘体。因此，当+ve电压跨阳极向阴极施加时，二极管立本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种有效提高升压效率的升压电路，其特征在于：包括芯片U1、理想二极管U2，输入信号Vin接电阻R1的1脚，电阻R1的2脚分别连接电解电容E2、电容C3、芯片U1的3脚、电感L1；芯片U1的2脚经电容C2接GND脚，芯片U1的4脚经电阻R5接GND脚，芯片U1的8脚接电容C1，电容C1另一端分别接芯片U1的6脚和GND脚，芯片U1的7脚分别接电容C7和电阻R8，电解电容E2的另一端、电容C3的另一端、电容C7的另一端和电阻R8的另一端均接GND脚；芯片U1的5脚经电阻R6接MOS管Q1的1脚，MOS管Q1的2脚接GND脚、3脚接电感L1另一端；电感L1另一端接理想二极管U2的多个IN脚，理想二极管U2的7脚接GND脚，理想二极管U2的OUT脚和DRAIN脚均经电阻R2接端子T，理想二极管U2的VDD脚分别接电阻R4和电容C6，电阻R4另一端接DRAIN脚；理想二极管U2的DRAIN脚还依次串接有电阻R3和电阻R7，电阻R3和电阻R7之间接芯片U1的1脚；电容C6另一端、电阻R7另一端接GND脚。2.根据权利要求1所述的一种有效提高升压效率的升压电路，其特征在于：理想二极管U2型号为LTC4358CDE。3.根据权利要求2所述的一种有效提高升压效...

【专利技术属性】
技术研发人员：秦启安，
申请(专利权)人：东莞市美派电子科技有限公司，
类型：新型
国别省市：