自举开关采样电路、自举开关及数据转换系统技术方案

本实用新型专利技术揭示了一种自举开关采样电路、自举开关及数据转换系统，所述自举开关采样电路包括：第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第四P型MOS管PM4、第五P型MOS管PM5、第一N型MOS管NM1、第二N型MOS管NM2、第三N型MOS管NM3、第四N型MOS管NM4、第五N型MOS管NM5、第六N型MOS管NM6、第七N型MOS管NM7、第八N型MOS管NM8及电容Cs。本实用新型专利技术提出的自举开关采样电路、自举开关及数据转换系统，可实现采样电阻在设定恒定值，同时保证正负端馈通到采样电容上的电荷相当；本实用新型专利技术可提高数据转换的精确度。数据转换的精确度。数据转换的精确度。

【技术实现步骤摘要】
自举开关采样电路、自举开关及数据转换系统


[0001]本技术属于电子电路
，涉及一种采样电路，尤其涉及一种自举开关采样电路、自举开关及数据转换系统。

技术介绍

[0002]在数据转换系统(AD/DA)中的模拟信号采样部分的速度和精度决定了系统整体速度和精度，然而用MOS管实现的采样开关的导通电阻会随着输入信号幅度的变化而变化，为了实现恒定的导通电阻，一种名为自举开关的采样电路应运而生，其基本原理就是在采样的时候，在开关MOS管的栅极和源极之间施加一个恒定的压降。
[0003]常规的自举开关采样电路如图1所示；请参阅图1，常规自举开关采样电路的工作原理如下：在clk为低电平、clkb为高电平时，第二P型MOS管PM2和第六N型MOS管NM6导通，第三P型MOS管PM3和第四N型MOS管NM4关断，VDD对电容Cs充电，充到VDD；同时，第一N型MOS管NM1和第四P型MOS管PM4导通，Clk_h电平拉到地。
[0004]当clk为高电平、clkb为低电平时，第二P型MOS管PM2和第六N型MOS管NM6关断，第三P型MOS管PM3和第四N型MOS管NM4导通，输入信号通过第四N型MOS管NM4叠加到电容Cs上，使得电容Cs上正端的电压值达到VDD+Vsig(Vsig是信号幅值)；再通过第三P型MOS管PM3，把Clk_h拉高到VDD+Vsig。因此，信号在通过采样开关第五N型MOS管NM5时，该采样管的栅源电压始终保持在VDD，从而实现了采样电阻的恒定值。
[0005]然而，这种电路结构实现的自举采样时钟，因为施加在采样开关MOS管上的时钟峰峰值是随输入信号的幅值发生变化的，这导致馈通到采样电容上的电荷也是随信号幅值改变的。在差分应用中，因为馈通到正反端采样电容上的电荷差值不是固定值，而是一个随信号变化的值；因此会在采样电容上叠加信号谐波，导致数据转换的精度下降。
[0006]有鉴于此，如今迫切需要设计一种新的自举开关采样电路，以便克服现有自举开关采样电路存在的上述至少部分缺陷。

技术实现思路

[0007]本技术提供一种自举开关采样电路、自举开关及数据转换系统，可实现采样电阻在设定恒定值，同时保证正负端馈通到采样电容上的电荷相当，可提高数据转换的精确度。
[0008]为解决上述技术问题，根据本技术的一个方面，采用如下技术方案：
[0009]一种自举开关采样电路，所述自举开关采样电路包括：第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第四P型MOS管PM4、第五P型MOS管PM5、第一N型MOS管NM1、第二N型MOS管NM2、第三N型MOS管NM3、第四N型MOS管NM4、第五N型MOS管NM5、第六N型MOS管NM6、第七N型MOS管NM7、第八N型MOS管NM8及电容Cs；
[0010]所述第一P型MOS管PM1的栅极分别连接Clk信号、第二N型MOS管NM2的栅极，所述第一P型MOS管PM1的源极分别连接VDD信号、第二P型MOS管PM2的源极；所述第一P型MOS管PM1
的漏极分别连接第二N型MOS管NM2的漏极、第三P型MOS管PM3的栅极、第三N型MOS管NM3的漏极、第五P型MOS管PM5的栅极；
[0011]所述第二P型MOS管PM2的漏极分别连接第三P型MOS管PM3的漏极、电容Cs的第一端；所述第二P型MOS管PM2的栅极分别连接第三N型MOS管NM3的栅极、第四P型MOS管PM4的栅极、第五P型MOS管PM5的漏极、第四N型MOS管NM4的栅极、第七N型MOS管NM7的漏极；
[0012]所述第三P型MOS管PM3的源极分别连接第一N型MOS管NM1的源极、第四P型MOS管PM4的漏极、第五P型MOS管PM5的源极、第五N型MOS管NM5的栅极；
[0013]所述第四P型MOS管PM4的源极分别连接Sig_in信号、所述第一N型MOS管NM1的漏极；第一N型MOS管NM1的栅极连接Clkb信号；
[0014]所述第二N型MOS管NM2的源极分别连接电容Cs的第二端、第三N型MOS管NM3的源极、第四N型MOS管NM4的源极、第六N型MOS管NM6的漏极；
[0015]所述第四N型MOS管NM4的漏极分别连接Sig_in信号、所述第五N型MOS管NM5的源极；所述第五N型MOS管NM5的漏极连接Sig_out信号；
[0016]所述第六N型MOS管NM6的栅极连接Clkb信号，所述第六N型MOS管NM6的发射极接地；
[0017]所述第七N型MOS管NM7的栅极连接VDD信号，所述第七N型MOS管NM7的发射极连接第八N型MOS管NM8的漏极；所述第八N型MOS管NM8的栅极连接Clkb信号，第八N型MOS管NM8的发射极接地。
[0018]作为本技术的一种实施方式，VDD是高电压信号，clk是普通时钟信号，clkb是clk的反相信号，clk_h和clk_h_o是升压后的时钟信号，Sig_in是输入信号，Sig_out是经过自举开关采样电路采样后的输出信号。
[0019]根据本技术的另一个方面，采用如下技术方案：一种自举开关，所述自举开关包括上述的自举开关采样电路。
[0020]根据本技术的另一个方面，采用如下技术方案：一种数据转换系统，所述数据转换系统包括上述的自举开关采样电路。
[0021]本技术的有益效果在于：本技术提出的自举开关采样电路、自举开关及数据转换系统，可实现采样电阻在设定恒定值，同时保证正负端馈通到采样电容上的电荷相当；本技术可提高数据转换的精确度。
附图说明
[0022]图1为常规自举开关采样电路的电路示意图。
[0023]图2为本技术一实施例中自举开关采样电路的电路示意图。
[0024]图3为常规的自举控制时钟信号的示意图。
[0025]图4为图3所示时钟信号的细节放大图。
[0026]图5为本技术一实施例中自举控制时钟信号的示意图。
[0027]图6为图5所示时钟信号的细节放大图。
具体实施方式
[0028]下面结合附图详细说明本技术的优选实施例。
[0029]为了进一步理解本技术，下面结合实施例对本技术优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本技术的特征和优点，而不是对本技术权利要求的限制。
[0030]该部分的描述只针对几个典型的实施例，本技术并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本技术描述和保护的范围内。
[0031]说明书中各个实施例中的步骤的表述只是为了方便说明，本申请的实现方式不受步骤实现的顺序限制。
[0032]说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自举开关采样电路，其特征在于，所述自举开关采样电路包括：第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第四P型MOS管PM4、第五P型MOS管PM5、第一N型MOS管NM1、第二N型MOS管NM2、第三N型MOS管NM3、第四N型MOS管NM4、第五N型MOS管NM5、第六N型MOS管NM6、第七N型MOS管NM7、第八N型MOS管NM8及电容Cs；所述第一P型MOS管PM1的栅极分别连接Clk信号、第二N型MOS管NM2的栅极，所述第一P型MOS管PM1的源极分别连接VDD信号、第二P型MOS管PM2的源极；所述第一P型MOS管PM1的漏极分别连接第二N型MOS管NM2的漏极、第三P型MOS管PM3的栅极、第三N型MOS管NM3的漏极、第五P型MOS管PM5的栅极；所述第二P型MOS管PM2的漏极分别连接第三P型MOS管PM3的漏极、电容Cs的第一端；所述第二P型MOS管PM2的栅极分别连接第三N型MOS管NM3的栅极、第四P型MOS管PM4的栅极、第五P型MOS管PM5的漏极、第四N型MOS管NM4的栅极、第七N型MOS管NM7的漏极；所述第三P型MOS管PM3的源极分别连接第...

【专利技术属性】
技术研发人员：刘弘，职春星，陈啟炜，
申请(专利权)人：佛山市南海赛威科技技术有限公司，
类型：新型
国别省市：