本发明专利技术涉及一种桥接装置，包括一第一控制器与一第二控制器，第一控制器包括一第一传输接口。第二控制器耦接第一控制器，并且包括一第二传输接口，耦接至第一传输接口，其中第一传输接口与第二传输接口为快闪存储器接口。传输接口与第二传输接口为快闪存储器接口。传输接口与第二传输接口为快闪存储器接口。
【技术实现步骤摘要】
桥接装置与数据储存系统
[0001]本专利技术有关于一种用于连接一数据储存装置的桥接装置，尤指一种可结合以不同制程或规格制作的高速传输接口的桥接装置，用以辅助一主机装置存取数据储存装置，并且使桥接装置具备向后相容(backward compatible)的特性。
技术介绍
[0002]随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合安全数位(Secure Digital，缩写为SD)/多媒体卡(Multi Media Card，缩写为MMC)规格、复合式快闪存储器(Compact flash，缩写为CF)规格、记忆条(Memory Stick，缩写为MS)规格与极数位(Extreme Digital，缩写为XD)规格的记忆卡、固态硬碟(Solid State Disk，缩写SSD)、嵌入式多媒体记忆卡(embedded Multi Media Card，缩写为eMMC)以及通用快闪存储器储存(Universal Flash Storage，缩写为UFS)已经广泛地被应用在多种用途上。
[0003]一般而言，一主机装置需透过符合规格的传输接口才能存取数据储存装置。若主机装置本身不具有可支援数据储存装置的规格的传输接口，则必须透过特定的桥接装置才能存取数据储存装置。然而，为了提高效能并节省成本，数据储存装置通常会随着制程或规格的演进而采用最新的制程或最新的规格开发，但于此同时，未必存在着可支援最新制程或最新规格的桥接装置，因而产生主机装置无法透过既有的桥接装置存取或验证最新开发的数据储存装置的问题。
[0004]为解决此问题，需要一种可结合以不同制程或规格制作的高速传输接口的桥接装置，以辅助主机装置存取数据储存装置，并且使桥接装置具备向后相容(backward compatible)的特性。
技术实现思路
[0005]本专利技术之一目的在于提出一种新的桥接装置设计，以解决传统桥接装置无法包括以不同制程或规格制作的不同的高速传输接口的问题。本专利技术所提出的桥接装置可结合以不同制程或规格制作的不同的高速传输接口，以辅助主机装置存取数据储存装置，并且使桥接装置具备向后相容的特性。
[0006]根据本专利技术的一实施例，一种桥接装置包括一第一控制器与一第二控制器，第一控制器包括一第一传输接口。第二控制器耦接第一控制器，并且包括一第二传输接口，耦接至第一传输接口，其中第一传输接口与第二传输接口为快闪存储器接口。
[0007]根据本专利技术的另一实施例，一种桥接装置包括一第一存储器控制器与一第二存储器控制器。第一存储器控制器包括一第一传输接口，第二存储器控制器包括一第二传输接口，耦接第一传输接口，其中第一传输接口与第二传输接口为快闪存储器接口，并且第一存储器控制器与第二存储器控制器透过第一传输接口与第二传输接口沟通。第一存储器控制器还包括一第三传输接口，用以与一主机装置沟通，第二存储器控制器还包括一第四传输接口，用以与一数据储存装置沟通。
[0008]根据本专利技术的另一实施例，一种数据储存系统包括一桥接装置与一数据储存装置。桥接装置包括一第一控制器与一第二控制器。第二控制器耦接第一控制器。数据储存装置包括一第三控制器，第三控制器耦接第二控制器。桥接装置耦接于数据储存装置与一主机装置之间，用以于数据储存装置与主机装置之间传送数据与信号。第二控制器为运作于一主机模式的一存储器控制器，第三控制器为运作于一装置模式的一存储器控制器。
附图说明
[0009]图1显示根据本专利技术的一实施例所述的数据储存装置的方块图范例。
[0010]图2显示根据本专利技术的一实施例所述的数据储存装置的简化方块图。
[0011]图3显示根据本专利技术的一实施例所述的数据储存系统的范例方块图。
[0012]图4显示根据本专利技术的一实施例所述的数据储存系统的一实施范例。
[0013]图5显示根据本专利技术的一实施例所述的数据储存系统的另一实施范例。
[0014]【符号说明】
[0015]100,200,300,400,500:数据储存装置
[0016]110,210:存储器控制器
[0017]112:微处理器
[0018]112C:程序码
[0019]112M:只读存储器
[0020]114:存储器接口
[0021]115,215,355,356,455,456,555,556:控制单元
[0022]116:缓冲存储器
[0023]118:主机接口
[0024]120,220:存储器装置
[0025]130,330,430,530:主机装置
[0026]132:编码器
[0027]134:解码器
[0028]214,451,452,551,552:快闪存储器接口
[0029]218,454,554:UFS接口
[0030]350,450,550:桥接装置
[0031]351,352,353,354:传输接口
[0032]357,358,457,458,557,558:总线
[0033]453:PCIe接口
[0034]553:USB接口
[0035]MC
‑
1,MC
‑
2:控制器
具体实施方式
[0036]在下文中，描述了许多具体细节以提供对本专利技术实施例的透彻理解。然而，本领域技术人员仍将理解如何在缺少一个或多个具体细节或依赖于其他方法、元件或材料的情况下实施本专利技术。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊本
专利技术的主要概念。
[0037]在整个说明书中对“一实施例”或“一范例”的引用意味着结合该实施例或范例所描述的特定特征、结构或特性包括于本专利技术的多个实施例的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“于本专利技术的一实施例中”、“根据本专利技术的一实施例”、“于一范例中”或“根据本专利技术的一范例”不一定都指到相同的实施例或范例。此外，特定特征、结构或特性可以在一个或多个实施例或范例中以任何合适的组合和/或子组合进行结合。
[0038]此外，为让本专利技术的目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合附图，作详细说明如下。目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。
[0039]图1显示根据本专利技术的一实施例所述的数据储存装置的方块图范例。数据储存装置100可包括一存储器装置120与一存储器控制器110。存储器控制器110用以存取(Access)存储器装置120及控制存储器装置120的运作。存储器装置120可为一非挥发性(non
‑
volatile，缩写为NV)存储器装置(例如，一快闪存储器(flash memory))，并且可包括一或多个记忆元件(例如，一或多个快闪存储器晶粒、一或多个快闪存储器芯片、或其他类似元件)。...
【技术保护点】
【技术特征摘要】
1.一种桥接装置，包括：一第一控制器，包括：一第一传输接口；以及一第二控制器，耦接该第一控制器，包括：一第二传输接口，耦接该第一传输接口，其中该第一传输接口与该第二传输接口为快闪存储器接口。2.如权利要求1所述的桥接装置，其特征在于，该第一控制器与该第二控制器为存储器控制器，该第一传输接口运作于一主模式，该第二传输接口运作于一从模式，该第一控制器还包括：一第三传输接口，用以与一主机装置沟通，并且该第二控制器还包括：一第四传输接口，用以与一数据储存装置沟通；以及一控制单元，运作于一主机模式，用以透过该第四传输接口存取该数据储存装置。3.如权利要求2所述的桥接装置，其特征在于，该第三传输接口为一快捷外设互联标准(Peripheral Component Interconnect Express，缩写PCIe)接口或者一通用序列总线(Universal Serial Bus，缩写USB)接口。4.如权利要求2所述的桥接装置，其特征在于，该第四传输接口为一通用快闪存储器储存(Universal Flash Storage，缩写UFS)接口。5.如权利要求1所述的桥接装置，其特征在于，还包括：一总线，耦接于该第一控制器与该第二控制器之间，用以连接该第一传输接口与该第二传输接口。6.一种桥接装置，包括：一第一存储器控制器；以及.一第二存储器控制器，其中该第一存储器控制器包括：一第一传输接口，该第二存储器控制器包括：一第二传输接口，耦接该第一传输接口，其中该第一传输接口与该第二传输接口为快闪存储器接口，并且该第一存储器控制器与该第二存储器控制器透过该第一传输接口与该第二传输接口沟通，并且该第一存储器控制器还包括：一第三传输接口，用以与一主机装置沟通，以及该第二存储器控制器还包括：一第四传输接口，用以与一数据储存装置沟通。7.如权利要求6所述的桥接装置，其特征在于，该第一传输接口运作于一主模式，该第二传输接口运作于一从模式。8.如权利要求6所述的桥接装置，其特征在于，该第二存储器控制器还包括：一控制单元，运作于一主机模式，用以透过该第四传输接口存取该数据储存装置。9.如权利要求6所述的桥接装置，其特征在...
【专利技术属性】
技术研发人员：陈震豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。