存储器件、驱动存储器件的方法以及驱动主机装置的方法制造方法及图纸

提供了一种存储器件、驱动存储器件的方法以及驱动主机装置的方法。所述存储器件包括：存储单元，所述存储单元用于存储数据；以及存储器控制器，所述存储器控制器被配置为：检查是否使用动态电压频率缩放核(DVFSC)操作，响应于使用所述DVFSC操作检查存储在所述存储器件中的指示主机装置的设置的信息，基于所述信息来确定用于所述DVFSC操作的低电压的电平，并且向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。DVFSC操作的所述低电压的电平。DVFSC操作的所述低电压的电平。

【技术实现步骤摘要】
存储器件、驱动存储器件的方法以及驱动主机装置的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0157904和于2022年1月18日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0007242的优先权，这些韩国专利申请的公开内容通过引用整体地并入本文。


[0003]本公开涉及一种存储器件、一种驱动存储器件的方法以及一种驱动主机装置的方法。

技术介绍

[0004]动态电压频率缩放(DVFS)技术可以用于降低包括存储器件的半导体装置的功耗。DVFS技术是改变芯片中的工作时钟频率或者改变驱动电压的大小的技术。
[0005]例如，在诸如动态随机存取存储器(DRAM)的存储器件中使用的电压可以包括输入/输出(I/O)电压(例如，VDDQ)和核电压(例如，VDD1、VDD2H或VDD2L)。
[0006]动态电压频率缩放核(DVFSC)是将DVFS技术用于核电压的技术，可以用于降低存储器件的功率。可以通过在低频带中使用DVFSC将核电压的电平减小至VDD2L来降低包括存储器件的系统的功耗。
[0007]然而，当在不考虑具有主机装置的驱动环境的情况下执行DVFSC时，存储器件的操作性能可能下降。

技术实现思路

[0008]本公开的一个或更多个实施例提供一种操作可靠性提高了的存储器件、一种驱动存储器件的方法以及一种驱动主机装置的方法。
[0009]根据本公开的实施例，提供了一种存储器件，所述存储器件包括：存储单元，所述存储单元用于存储数据；以及存储器控制器，所述存储器控制器被配置为：检查是否使用动态电压频率缩放核(DVFSC)操作，响应于使用所述DVFSC操作检查存储在所述存储器件中的指示主机装置的设置的信息，基于所述信息来确定用于所述DVFSC操作的低电压的电平，并且向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。
[0010]根据本公开的实施例，提供了一种驱动存储器件的方法，所述方法包括：所述存储器件从主机装置接收对用于DVFSC操作的低电压的电平的请求，所述存储器件基于指示所述主机装置的设置的信息来确定所述低电压的电平，以及所述存储器件向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。
[0011]根据本公开的实施例，提供了一种驱动主机装置的方法，所述方法包括：所述主机装置向存储器件发送对用于DVFSC操作的低电压的电平的请求，以及所述主机装置接收所述存储器件响应于所述请求发送的用于所述DVFSC操作的所述低电压的电平。所述电平是基于存储在所述存储器件上的指示所述主机装置的设置的信息确定的。
附图说明
[0012]根据以下结合附图对实施例进行的描述，这些和/或其他方面将变得显而易见并且更容易理解，在附图中：
[0013]图1是根据示例实施例的存储系统的框图；
[0014]图2是根据示例实施例的存储系统的框图；
[0015]图3是图1的存储器件的框图；
[0016]图4是图示了根据示例实施例的存储器件的操作的流程图；
[0017]图5是用于说明图4所示的操作的图；
[0018]图6是图示了根据示例实施例的确定用于动态电压频率缩放核(DVFSC)操作的低电压的方法的流程图；
[0019]图7是用于说明图6所示的操作的图；
[0020]图8是用于说明根据示例实施例的确定用于DVFSC操作的低电压的方法的图；
[0021]图9是用于说明图4所示的操作的图；
[0022]图10图示了根据示例实施例的半导体封装件；
[0023]图11图示了根据示例实施例的半导体封装件的实现方式示例；以及
[0024]图12图示了根据示例实施例的半导体封装件。
具体实施方式
[0025]以下，将参考附图描述根据本公开的技术主旨的实施例。
[0026]图1是根据示例实施例的存储系统的框图。图2是根据示例实施例的存储系统的框图。
[0027]参考图1，存储系统可以包括主机装置20和存储器存储装置1。存储器存储装置1可以包括存储器件100和存储器控制器10(例如，控制电路)。
[0028]存储器控制器10可以控制存储器件100的整体操作。例如，存储器控制器10可以控制外部主机装置20与存储器件100之间的数据交换。例如，存储器控制器10可以根据来自主机装置20的读取/写入请求来控制存储器件100。
[0029]存储器控制器10和存储器件100可以通过存储器接口MEM I/F通信。另外，存储器控制器10和外部主机装置20可以通过主机接口通信。也就是说，存储器控制器10可以在存储器件100与主机装置20之间中继信号。
[0030]存储器控制器10可以通过发送用于控制存储器件100的命令CMD来控制存储器件100的操作。这里，存储器件100可以包括动态存储单元。例如，存储器件100可以包括动态随机存取存储器(DRAM)、双倍数据速率4(DDR4)同步DRAM(SDRAM)、低功率DDR4(LPDDR4)SDRAM或低功率双倍数据速率5(LPDDR5)SDRAM。然而，本公开的实施例不限于此，并且存储器件100还可以包括非易失性存储器件。
[0031]存储器件100可以包括其中存储有数据的存储单元阵列200、控制逻辑电路110和数据输入/输出(I/O)缓冲器195。
[0032]下面将以存储器件100是作为易失性存储器件之一的DRAM的情况为例进行描述。例如，DRAM可以是根据联合电子装置工程委员会(JEDEC)LPDDR5标准工作的DRAM，但是本专利技术构思的实施例不限于此。
[0033]存储器控制器10可以向存储器件100发送时钟信号CLK、命令CMD、地址ADDR等。存储器控制器10可以通过DQ端口DQ向存储器件100提供数据以及可以通过DQ端口DQ从存储器件100接收数据。
[0034]电源管理集成电路(IC)30可以向存储器件100提供电压。
[0035]在实施例中，电源管理IC 30可以从主机装置20接收关于用于动态电压频率缩放核(DVFSC)操作的电压的电平的信息并且向存储器件100提供对应的电压电平。
[0036]用于DVFSC操作的电压是核电压，并且核电压的示例包括VDD1、VDD2H和VDD2L。这里，VDD1可以是用于驱动存储单元阵列200的字线的电压，而VDD2H和VDD2L可以是用于驱动包括在存储器件100中的电路的电压。这里，VDD2H可以具有比VDD2L高的电压电平，而VDD1可以具有比VDD2H和VDD2L高的电压电平。
[0037]这里，VDD2L是当存储器件100低速运行以降低功率时使用的电压。在实施例中，当存储器件100或存储器存储装置10基于关于数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件，所述存储器件包括：存储单元，所述存储单元用于存储数据；以及存储器控制器，所述存储器控制器被配置为：检查是否使用DVFSC操作，所述DVFSC即动态电压频率缩放核，响应于使用所述DVFSC操作，检查存储在所述存储器件上的指示主机装置的设置的信息，基于所述信息来确定用于所述DVFSC操作的低电压的电平，以及向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。2.根据权利要求1所述的存储器件，其中，所述存储器控制器读取MRS以检查是否使用所述DVFSC操作并且检查所述信息，所述MRS即模式寄存器组。3.根据权利要求2所述的存储器件，其中，所述信息指示是否使用了RDBI，所述RDBI即读取数据总线反转。4.根据权利要求2所述的存储器件，其中，所述信息指示和从所述主机装置提供的命令相关的第一时钟信号与和从所述主机装置提供的数据相关的第二时钟信号的比率。5.根据权利要求2所述的存储器件，其中，所述信息指示用于与所述主机装置交换数据的DQ端口的数目。6.根据权利要求1所述的存储器件，其中，所述存储器控制器将确定出的用于所述DVFSC操作的所述低电压的电平存储在所述MRS中，以及从所述主机装置接收用于请求被存储在所述MRS中的确定出的用于所述DVFSC操作的所述低电压的电平的MRR命令，所述MRR即模式寄存器读取。7.根据权利要求1所述的存储器件，其中，所述存储器控制器考虑以下各项中的至少一项来确定用于所述DVFSC操作的所述低电压的电平：是否使用了RDBI、和从所述主机装置提供的命令相关的第一时钟信号与和从所述主机装置提供的数据相关的第二时钟信号的比率、以及用于与所述主机装置交换数据的DQ端口的数目，所述RDBI即读取数据总线反转。8.一种驱动存储器件的方法，所述方法包括：由所述存储器件基于指示主机装置的设置的信息来确定用于DVFSC操作的低电压的电平，所述DVFSC即动态电压频率缩放核；由所述存储器件从所述主机装置接收对用于所述DVFSC操作的所述低电压的电平的请求；以及由所述存储器件向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。9.根据权利要求8所述的方法，所述方法进一步包括：由所述存储器件将确定出的用于所述DVFSC操作的所述低电压的电平存储在所述存储器件的MRS中，所述MRS即模式寄存器组...

【专利技术属性】
技术研发人员：秋喆焕，黄晙夏，黄斗熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：