进行光刻工艺的方法技术

本发明专利技术提供一种利用具有多平台的光刻机台进行晶片光刻工艺的方法。首先，提供光刻机台，光刻机台包含有第一晶片承座与第二晶片承座。之后，提供晶舟至光刻机台，晶舟内包含有多个晶片，各晶片皆具有晶片编号。接着，设定第一晶片承座去承载晶片编号为奇数的晶片，并且设定第二晶片承座去承载晶片编号为偶数的晶片。其后，利用光刻机台分别对各晶片进行第一光刻工艺。

【技术实现步骤摘要】

本专利技术提供一种，尤指一种利用具有多平台的光刻 机台进行晶片光刻工艺的方法。
技术介绍
在半导体工艺中，光刻技术是影响线宽临界尺寸的关键技术；而叠对精 准度(overlay accuracy)则为控制光刻技术的关键准则之一。由于每一层电路 图案皆是利用光刻技术将光掩模图案转移至光致抗蚀剂上，再利用蚀刻工艺 将光致抗蚀剂上的图案转移至半导体晶片表面的膜层上，因此在进行各层电 路图案的光刻工艺时，光掩模图案都必须具有非常准确的相对位置，否则电 路图案将可能无法与前层图案连贯，进而造成其所对应的电路失效。以一般半导体集成电路为例，MOS晶体管的浅沟隔离、栅极与接触插 塞之间的可容许叠对误差比较小。举例来说，对65纳米(nanometer, nm)工 艺而言，浅沟隔离与栅极间的可容许叠对误差约小于15纳米，接触插塞与 栅极间的可容许叠对误差约小于15纳米，而浅沟隔离与接触插塞间的可容 许叠对误差约小于25纳米，因此其相对应的光刻工艺的叠对精准度格外重 要。请参考图1，图1为传统MOS晶体管的示意图。以一N型(N-type)MOS 晶体管为例，传统制作MOS晶体管20的方法是先在一半导体芯本文档来自技高网...

【技术保护点】
一种进行光刻工艺的方法，包含有：　提供光刻机台，该光刻机台包含有第一晶片承座与一第二晶片承座；　提供晶舟至该光刻机台，该晶舟内包含有多个晶片，且各该晶片皆具有晶片编号；　设定该第一晶片承座去承载晶片编号为奇数的该晶片，并且 设定该第二晶片承座去承载晶片编号为偶数的该晶片；以及　利用该光刻机台分别对各该晶片进行第一光刻工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄启清，颜子卿，罗士杰，吴文宗，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]