【技术实现步骤摘要】
一种基于双级SR锁存器的数字鉴相器
[0001]本专利技术属于集成电路领域，具体的是一种基于双级SR锁存器的数字鉴相器电路。
技术介绍
[0002]锁相环电路广泛应用各个不同发领域，如通信的射频发射系统和仪器仪表等，进行直接的频率和相位调制。其工作原理是通过比较外部参考时钟信号与反馈时钟信号的频率相位，产生与参考信号频率相位一致的时钟信号。锁相环由最开始独立的分立器件组成，后面发展为模拟电路构成的集成型锁相环。进入纳米时代后，特征尺寸的减小导致模拟电路的性能越来越难提高，还诱发了许多泄露电流问题。因而全数字锁相环技术得到了快速的发展。全数字锁相环电路只包含纯粹的数字电路，并且这些电路的所有状态均可以表示为数字信号的逻辑组合。
[0003]数字鉴相器是全数字锁相环中的重要组成部分，主要是用于检测参考时钟信号和反馈时钟信号之间的相位差。在全数字锁相环中，锁定时间是衡量锁相环质量的一个重要指标。而数字鉴相器的鉴定时间对锁定时间起着非常大的影响。研究可发现目前的数字鉴相器的鉴定时间还不够快速以及输出的相位误差还存在较大的误差...
【技术保护点】
【技术特征摘要】
1.一种基于双级SR锁存器的数字鉴相器，其特征在于，包括：反馈信号D触发器、参考信号D触发器、与门、或门、双级SR锁存器和超前滞后符号位D触发器，通过反馈信号D触发器和参考信号输D触发器对反馈信号和参考信号进行采样，通过或门完成对两个输入信号的相位误差鉴定操作，与此同时，对两个信号实现与门操作并在输出为高电平时对反馈信号D触发器、参考信号D触发器进行复位；最后通过双级SR锁存器完成对反馈信号相对于参考信号相位超前或滞后的关系描述进行输出信号，并通过超前滞后符号位D触发器完成超前滞后符号位的保持功能。2.根据权利要求1所述的基于双级SR锁存器的数字鉴相器，其特征在于，所述反馈信号D触发器的D1输入端接高电平，时钟端clk1接反馈信号；所述反馈信号D触发器的输出端Q1和所述参考信号D触发器的输出端Q2接与门的端口1和端口2，用于将两个输入信号的相位进行与的操作；所述参考信号D触发器的D2输入端接高电平，时钟端clk2接参考信号；所述反馈信号D触发器的输出端Q1和参考信号D触发器的输出端Q2接或门的端口5和端口4，用于将两个输入信号的相位进行或的操作，完成信号的相位误差鉴定；所述反馈信号D触发器的输出端Q1和所述参考信号D触发器的输出端Q2均取反后接所述第一级SR锁存器SR1的S1输入端和R1输入端；所述第一级SR锁存器SR1的输出端Q4接所述第二级SR锁存器SR2的R2输入端，取反后接所述第二级SR锁存器SR2的S2输入端；所述与门的输出端端口3接所述反馈信号D触发器和所述参考信号D触发器的复位端rst1和rst2，用于当两个输入信号同时为高电平时完成复位操作；所述与门的输出端端口3接超前滞后符号位D触发器的时钟端clk3，用于以此为时钟信号完成对超前滞后符号位的采样；所述第二级SR锁存器SR2的输出端Q5接所述超前滞后符号位D触发器的D3端，实现对超前滞后符号位的保持功能。3.根据权利要求2所述的基于双级SR锁存器的数字鉴相器，其特征在于，所述反馈信号D触发器和参考信号D触发器的D输入端D1和D2一直保持为高电平，而数字鉴相器的两个输入信号即反馈信号和参考信号均通过时钟端clk1和clk2进行输入。4.根据权利要求1所述的基于双级SR锁存器的数字鉴相器，其特征在于，所述反馈信号D触发器和参考信号D触发器的复位时刻是由所述反馈信号D触发器和参考信号D触发器本身的输出决定的，而其输出是由本身的输入决定的，即是所述反馈信号D触发器和参考信号D触发器的输入决定其复位时刻；由于所述反馈信号D触发器和参考信号D触发器的复位是通过将两个D触发器的输出端Q1和Q2连接与门来完成的，即是只有当两个输入信号参考信号和反馈信号同时为高电平的时刻，与门的输出端口3才为高电平，其余时刻均为低电平；当与门输出端口3为高电平时，所述反馈信号D触发器和参考信号D触发器DFF2的复位有效，rst1和tst2处于高电平，输出Q1和Q2同时变为低电平，以此同...
【专利技术属性】
技术研发人员：王巍，张涛洪，刘斌政，丁辉，藤洪菠，袁军，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。