一种PC内嵌式的ATE设备制造技术

本实用新型专利技术实施例提供了一种PC内嵌式的ATE设备，涉及电子设备领域。其中，该设备包括：背板、主控板、功能板、高速连接器，所述主控板与背板通过高速连接器连接，所述主控板包括PC模块。本实用新型专利技术所述的一种PC内嵌式的ATE设备，体积小，节省安装空间，同时测试过程中信令交互速度快，大大提高了ATE设备的测试效率。大大提高了ATE设备的测试效率。大大提高了ATE设备的测试效率。

【技术实现步骤摘要】
一种PC内嵌式的ATE设备


[0001]本技术涉及电子设备领域，具体涉及一种PC内嵌式的ATE设备。

技术介绍

[0002]在所有电子元器件的制造工艺中，都存在着去伪存真的需要，其本质是一个试验的过程。为了实现该过程，需要用到试验设备，该设备就是所谓的ATE(Automatic Test Equipment，自动测试设备)。
[0003]然而，现有的ATE设备，一般都采用PC机通过交换机和ATE设备进行连接的方式，由于PC机外置，设备间走线长，ATE设备中的通信板将PC机中应用软件下发的指令转换为一些低速的接口来控制ATE设备工作，如LVDS等，这就导致了无法通过高速信号来进行通信，使得整个测试过程信令交互的时间大大增加，降低了ATE设备的测试效率。
[0004]由上可知，现有技术中仍存在PC机外置导致ATE设备测试效率不高的问题。

技术实现思路

[0005]本技术各实施例提供了一种PC内嵌式的ATE设备，可以解决相关技术中存在的PC机外置导致的ATE设备测试效率不高的问题。所述技术方案如下：
[0006]根据本技术实施例的一个方面，一种PC内嵌式的ATE设备，所述设备包括：背板、主控板、功能板、高速连接器，所述主控板与背板通过高速连接器连接，所述主控板包括PC模块。
[0007]本技术提供的技术方案带来的有益效果是：
[0008]在上述技术方案中，本技术提供了一种PC内嵌式的ATE设备，包括背板、主控板、功能板、高速连接器，所述主控板与背板通过高速连接器连接，所述主控板包括PC模块。通过将原有的PC机转换成PC模块内嵌至ATE设备中，同时采用PCIE的通信方式进行高速通信，有效地解决了相关技术中存在的由于PC外置导致ATE设备测试效率不高的问题。
附图说明
[0009]为了更清楚地说明本技术实施例中的技术方案，下面将对本技术实施例描述中所需要使用的附图作简单地介绍。
[0010]图1是根据一示例性实施例示出的一种PC内嵌式的ATE设备的结构图；
[0011]图2是根据一示例性实施例示出的ATE设备内部的通信方式连接图；
[0012]图3是根据一示例性实施例示出的信号流通形式图；
[0013]图4是根据一示例性实施例示出的时钟模块架构图。
具体实施方式
[0014]下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参
考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
[0015]本
技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
[0016]如前所述，在目前的电子元器件检测过程中，由于PC机外置，PC机与ATE设备间走线长，ATE设备中的通信板将PC机中应用软件下发的指令转换为一些低速的接口来控制ATE设备工作，这就导致无法通过高速信号来进行通信，使得整个测试过程信令交互的时间大大增加，降低了ATE设备的测试效率。
[0017]为此，本技术提供的一种PC内嵌式的ATE设备，通过将PC内嵌入ATE设备中，并采用PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)的通信方式，大大提高了通信速率，减少通信交互所需的时间，提高了ATE设备的测试效率。
[0018]为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
[0019]图1为一种PC内嵌式的ATE设备的结构图。包括背板、主控板以及功能板，主控板包括PC模块。
[0020]在一种可能的实现方式，功能板包括FPGA模块以及时钟模块，其中FPGA(Field Programmable Gate Array，可编程逻辑阵列)模块可设置成不同结构，以实现功能板所需实现的各种功能，并通过100M的PCIE CLK信号将数据恢复。
[0021]进一步的，如图2所示为ATE设备内部的通信方式连接图。在一种可能的实现方式，主控板被设置为主控、通信一体的结构，将PC模块输出的信号通过高速连接器传输至背板上。
[0022]具体的，PC模块所需要控制的资源，均可以接口的形式设置在ATE设备中，如GPIB、USB、以及HDMI接口，背板通过PCIE Bridge(PCIE桥)将接收到的信号分发至背板上的若干槽位中，若干槽位上插接有主控板以及功能板。通过将原有的PC机转换成PC模块内嵌至主控板上，并根据PC模块下发控制指令至功能板上的FPGA模块从而对控制指令进行执行，省去了原有PC机与ATE设备之间的长走线，并采用高速通信的方式，减少了PC机与ATE设备之间交互的时间，大大的提高了ATE设备的测试效率。
[0023]如图3所示为一示例性实施例示出信号流通形式图，在一种可能的实施例中，本技术采用的是PCIE通信方式，其中，主控板与功能板互为数据发送端和数据接收端，数据发送端和数据接收端中都含有PCIE
‑
TX(发送逻辑)和PCIE
‑
RX(接收逻辑)。
[0024]在PCIE总线的物理链路的一个数据通路中，包含两组差分信号，共四根信号线组成，一个差分信号由D+和D
‑
两根信号组成，信号接收端通过比较这两个信号的差值，判断发送端发送的是逻辑“1”还是逻辑“0”。与传统的单端信号相比，差分信号抗干扰能力更强，因
为差分信号在布线时要求等长，等宽，贴近，而且在同层。因此外部干扰信号将被同值且同时加载到D+和D
‑
两根信号上，其差值在理想情况下为0，对信号的逻辑值产生的影响较小，从而保证了信号在整个通信过程中的完整性。数据发送端的TX部件与数据接收端的RX部件使用一组差分信号连接，该链路即为数据发送端的发送链路，同时也是数据接收端的接收链路；而数据发送端的RX部件与数据接收端的TX部件使用另一组差分信号连接，该链路即为数据发送端的接收链路，同时也是数据接收端的发送链路。由此实现了传输信号在ATE设备中的高速流通。
[0025]如图4所示，在一种可能的实现方式，本技术时钟模块采用异步时钟架构，该异步时钟架构为Separate Refclk Archit本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PC内嵌式的ATE设备，其特征在于，包括：背板、主控板、功能板、高速连接器，所述主控板与背板通过高速连接器连接，所述主控板包括PC模块。2.如权利要求1所述的设备，其特征在于，所述功能板与背板通过PCIE桥连接。3.如权利要求1所述的设备，其特征在于，所述主控板与功能板通过槽位插接的方式部署于背板上。4.如权利要求1所述的设备，其特征在于，所述背板还包括GPIB、USB、以及HDMI接口。5.如权利要求1所述的设备，其特征在于，所述主控板设置为主控...

【专利技术属性】
技术研发人员：吴海涛，
申请(专利权)人：深圳市辰卓科技有限公司，
类型：新型
国别省市：