半导体芯片堆叠模块及其制造方法技术

一种半导体芯片堆叠模块，它包括衬底、两颗由衬底支撑的第一半导体芯片、以及堆叠在该两颗第一半导体芯片上的第二半导体芯片。第二半导体芯片通过配置在第二半导体芯片和两颗第一半导体芯片之间的导体浆料与两颗第一半导体芯片电连接。由于多颗标准芯片被堆叠在功率模块中，而且它们的数量以及连接方式(如串联或并联)是灵活的，因此用户可以通过选择在功率模块中的被堆叠的芯片来增加想要的一种或多种电气特性。或多种电气特性。或多种电气特性。

【技术实现步骤摘要】
半导体芯片堆叠模块及其制造方法


[0001]本专利技术涉及半导体设备，特别是涉及多芯片半导体模块。

技术介绍

[0002]绿色能源应用如电动汽车、太阳能发电、风力发电和牵引控制等等需要在给定的功率模块封装中使用非常高的电流功率器件，而这些功率模块封装尺寸有限。通常，这些功率模块封装包含硅基IGBT(绝缘栅双极晶体管)或SiC(碳化硅)MOSFET，用于高电流功率电子器件，如转换器/逆变器、电机驱动、工业电子和高性能电动汽车系统等等。这种功率模块封装的一个常见家族是62毫米功率模块，它的产品范围很广，因为客户可以选择不同的电压等级、额定功率以及不同的芯片元件。例如，62毫米功率模块中常用的MOSFET芯片可能具有1200V/50A和1200V/100A的电气规格，以产生额定电流为300A、400A、500A或更高的功率模块，这取决于电气上被并联的芯片数量。
[0003]然而，传统的功率模块需要定制的陶瓷衬底设计，包括直接覆铜(DBC)或活性金属钎焊(AMB)，以满足不同的额定电流和不同的芯片组件的要求。定制的陶瓷衬底设计的缺点包括：每个具体的功率模块都需要一个特定的结构设计，当设计目标无法达到或者设计要求被改变时，整个设计也需要同时被改变。
[0004]此外，传统上已知的是在一个功率模块中堆叠多颗芯片，以使最大电流密度增加并提供改变性能的灵活性。然而，对于硅器件(而不是碳化硅)来说，堆叠后的芯片的散热是一个主要问题。另一方面，碳化硅器件的热导率是硅器件的三倍以上(硅为1.5W/cmK，碳化硅为4.9W/cmK)，因此碳化硅器件是实现多层和多芯片功率模块封装的更好的候选器件。

技术实现思路

[0005]鉴于上述背景，本专利技术的一个目的是关注上述缺陷，并提出具有堆叠结构的替代的功率模块，以在功率模块中提供更高的功率密度。
[0006]上述目的通过本申请的独立权利要求的特征组合得以实现。本申请的从属权利要求披露了本专利技术的进一步有利的实施方案。
[0007]本领域的技术人员将从以下描述中得出本专利技术的其他目的。因此，对上述目的之陈述并非详尽无遗，而只是用于说明本专利技术的许多目的其中一些。
[0008]因此，本专利技术在一个方面是一种半导体芯片堆叠模块，它包括衬底、两颗由衬底支撑的第一半导体芯片、以及堆叠在该两颗第一半导体芯片上的第二半导体芯片。第二半导体芯片通过配置在第二半导体芯片和两颗第一半导体芯片之间的导体浆料与两颗第一半导体芯片电连接。
[0009]在一些实施例中，半导体芯片堆叠模块进一步包括金属条带键合(metal clip bonding)，该金属条带将第二半导体芯片电连接到衬底。
[0010]在一些实施例中，第二半导体芯片是在其顶面具有源极的MOSFET芯片。金属条带键合将MOSFET芯片的源极电连接到衬底。
[0011]在一些实施例中，两颗第一半导体芯片中的至少一颗在其顶面通过另外的金属条带键合与衬底电连接。
[0012]在一些实施例中，第二半导体芯片在其顶面进一步具有栅极。该栅极通过引线键合与衬底电连接。
[0013]根据一个实施例，第二半导体芯片与两颗第一半导体芯片串联连接。
[0014]根据一个实施例，第二半导体芯片和两颗第一半导体芯片全都具有相同的引脚布局，且第二半导体芯片和第一半导体芯片中的相应引脚面向同一方向。
[0015]根据另一个实施例，第二半导体芯片与两颗第一半导体芯片都并行连接。
[0016]根据另一个实施例，第二半导体和两颗第一半导体芯片全都具有相同的引脚布局。第二半导体相对于第一半导体芯片被翻转，使得第二半导体和第一半导体芯片中的相应引脚面向相反的方向。
[0017]在一些实施例中，第二半导体芯片在垂直于堆叠方向的方向上均匀地设置于两颗第一半导体芯片之间。
[0018]在一些实施例中，第二半导体芯片和两颗第一半导体芯片都具有相同的尺寸并且具有相同的引脚布局。
[0019]在另一个实施例中，半导体芯片堆叠模块进一步包括由配置在衬底上的间隔片和两颗第一半导体芯片其中之一共同支撑的另外的第二半导体芯片。
[0020]在另一个实施方案中，半导体芯片堆叠模块进一步包括另外的第二半导体芯片和第三半导体芯片。第三半导体芯片由第二半导体芯片和上述另外的第二半导体芯片支撑。
[0021]在一些实施例中，衬底被划分为四个象限。衬底的每个象限各自包括两颗所述第一半导体芯片和一颗所述第二半导体芯片。
[0022]在本专利技术的另一个方面中，提供了一种半导体芯片堆叠模块，其包括衬底、由衬底支撑的两颗第一半导体芯片以及堆叠在两颗第一半导体芯片上的一颗第二半导体芯片。第二半导体芯片和第一半导体芯片都具有基本相同的尺寸封装。
[0023]在本专利技术的另一个方面，提供了一种制造芯片堆叠模块的方法。该方法包括以下步骤：准备衬底；在衬底上涂抹第一导体浆料；通过第一导体浆料在衬底上安装两颗第一半导体芯片；在两颗第一半导体芯片中的每一颗的顶面分别涂抹第二导体浆料；以及通过第二导体浆料在两颗第一半导体芯片上堆叠第二半导体芯片。
[0024]在一些实施例中，该方法进一步包括通过金属条带键合将第二半导体芯片的顶面与衬底电连接的步骤。
[0025]在一些实施例中，连接步骤进一步包括在第二半导体芯片的顶面涂抹第三导体浆料，并通过第三导体浆料将金属条带安装到顶面。
[0026]在一些实施例中，在涂抹步骤中第一和第二导体浆料分别被印刷在衬底和第一半导体芯片的顶面，然后被干燥。
[0027]因此，本专利技术的实施例利用了标准的芯片(即单一的、相同的MOSFET芯片)作为具有不同功能和要求的功率模块的基本构成单位。多颗标准芯片堆叠在功率模块中，它们的数量以及连接方法(如串联或并联)是灵活的，以便用户可以选择在具有堆叠芯片的功率模块中增加哪种(些)电气特性。导体浆料印刷(如银)和金属条带键合(如铜)的实现，使多颗标准芯片作为一个矩阵连接在一起，并堆叠成多层。使用标准芯片作为基本构成单位，简化
了功率模块的设计过程。更重要的是，如果需要另外的性能/功能的话，任何现有的设计都可以通过在不同的堆叠结构中重新安排标准芯片，和/或添加或删除标准芯片的数量而轻松修改。与传统的陶瓷衬底设计相比，上述的设计在寻求设计变化时能够节省巨量的时间和精力。
[0028]本专利技术的一些实施方案将一颗顶部MOSFET芯片配置在恰好两颗底部MOSFET芯片上。这使得电流和热量都能更均匀地向下扩散。此外，由于使用导体浆料(如银浆料)和金属(如铜)条带键合，在一些实施方案中顶部芯片将有一部分悬空，不需要支撑。
附图说明
[0029]参照本说明书的余下部分和附图可以对本专利技术的性能和优点作进一步的理解；这些附图中同一个组件的标号相同。在某些情况下，子标记被放在某个标号与连字符后面以表示许多相似组件的其中一个。当提到某个标号但没有特别写明某一个已有的子标记时，就是指所有这些类似的组件。
[0030]图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片堆叠模块，包括：衬底；两颗由所述衬底支撑的第一半导体芯片；以及堆叠在这两颗所述第一半导体芯片上的第二半导体芯片；其中，所述第二半导体芯片通过配置在该第二半导体芯片和两颗所述第一半导体芯片之间的导体浆料与两颗所述第一半导体芯片电连接。2.根据权利要求1所述的半导体芯片堆叠模块，还包括金属条带键合，该金属条带键合将所述第二半导体芯片电连接到所述衬底。3.根据权利要求2所述的半导体芯片堆叠模块，其中所述第二半导体芯片是在其顶面具有源极的MOSFET芯片；所述金属条带键合将该MOSFET芯片的所述源极电连接到所述衬底。4.根据权利要求2所述的半导体芯片堆叠模块，其中两颗所述第一半导体芯片中的至少一颗在其顶面通过另外的金属条带键合与所述衬底电连接。5.根据权利要求3所述的半导体芯片堆叠模块，其中所述第二半导体芯片在其顶面还具有栅极，该栅极通过引线键合与所述衬底电连接。6.根据权利要求1所述的半导体芯片堆叠模块，其中所述第二半导体芯片与两颗所述第一半导体芯片串联连接。7.根据权利要求6所述的半导体芯片堆叠模块，其中所述第二半导体芯片和两颗所述第一半导体芯片全都具有相同的引脚布局，且所述第二半导体芯片和所述第一半导体芯片的相应引脚面向同一方向。8.根据权利要求1所述的半导体芯片堆叠模块，其中所述第二半导体芯片与两颗所述第一半导体芯片并行连接。9.根据权利要求8所述的半导体芯片堆叠模块，其中所述第二半导体和两颗所述第一半导体芯片全都具有相同的引脚布局；所述第二半导体相对于所述第一半导体芯片被翻转，使得所述第二半导体和所述第一半导体芯片的相应引脚面向相反的方向。10.根据权利要求1所述的半导体芯片堆叠模块，其中所述第二半导体芯片在垂直于堆叠方向的方向上均匀地设置于两颗所述第一半导体芯片...

【专利技术属性】
技术研发人员：叶菊芳，
申请(专利权)人：一能科技有限公司，
类型：发明
国别省市：