振荡电路和电子设备制造技术

振荡电路包括振荡器(X1)、连接在振荡器(X1)的两个端子之间的电容器(C1、C2)、以及放大电路(A1)，放大电路(A1)的输入端子连接到振荡器(X1)和电容器(C1)之间的连接点，并且放大电路(A1)的输出端子连接到电容器(C1)和电容器(C2)之间的连接点。放大电路(A1)包括：n型晶体管(M1)和p型晶体管(M2)，分别具有源极端子，它们的源极端子的连接点连接到放大电路(A1)的输出端子；p型晶体管(M3)，被配置为在振荡停止时将n型晶体管(M1)的栅极端子连接到电源端子，以及在振荡操作时将电源端子和n型晶体管(M1)的栅极端子断开；以及n型晶体管(M4)，被配置为在振荡停止时将p型晶体管(M2)的栅极端子接地，并且在振荡操作时将接地端子和p型晶体管(M2)的栅极端子断开。可以实现振荡电路的低功耗和高速振荡激活。功耗和高速振荡激活。功耗和高速振荡激活。

【技术实现步骤摘要】
【国外来华专利技术】振荡电路和电子设备


[0001]本专利技术涉及一种使用振荡器的振荡电路。

技术介绍

[0002]近年来，诸如移动电话或IoT(物联网)设备之类的具有无线电路的小型电子设备需要延长电池的寿命。因此，降低设备中使用的电子电路和电子部件的功耗是一个重要的技术问题。
[0003]通常，小型电子设备广泛使用图10所示的使用晶体振荡器的基于反相器的皮尔斯(Pierce)振荡电路(参见专利文献1、2和3)。皮尔斯振荡电路包括晶体振荡器X
10
、反相器INV
10
以及电容器C
10
和C
11
。
[0004]皮尔斯振荡电路具有简单的结构，因此已经使用了很长时间。然而，皮尔斯振荡电路无法获得高的用于振荡的电压分量，并且由于使电流经常流动而导致高功耗。另外，皮尔斯振荡电路的振荡激活时间长。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：日本专利No.3409061
[0008]专利文献2：日本专利申请公开No.2004
‑
328257
[0009]专利文献3：国际公开No.2013/035346

技术实现思路

[0010]本专利技术要解决的问题
[0011]本专利技术是为了解决上述问题而做出的，其目的在于提供一种能够实现低功耗和高速振荡激活的振荡电路。
[0012]解决问题的方案
[0013]根据本专利技术的振荡电路包括电源端子、接地端子、振荡器和放大电路，放大电路包括：串联在振荡器的两个端子之间的第一电容器和第二电容器；连接到振荡器和第一电容器的输入端子；连接到第一电容器和第二电容器的输出端子；第一n型晶体管，具有连接到输出端子的源极端子、连接到与电源端子连接的第一开关的漏极端子、以及连接到输入端子的栅极端子；第一p型晶体管，具有连接到输出端子的源极端子、连接到与接地端子连接的第二开关的漏极端子、以及连接到输入端子的栅极端子；第二p型晶体管，具有连接到电源端子的源极端子、以及连接到输入端子和第一n型晶体管的栅极端子的漏极端子；以及第二n型晶体管，具有连接到接地端子的源极端子、以及连接到输入端子和第一p型晶体管的栅极端子的漏极端子。
[0014]在根据本专利技术的振荡电路的上述布置示例中，第一开关在振荡操作时将电源端子和第一n型晶体管的漏极连接，并且在振荡停止时将电源端子和第一n型晶体管的漏极断开，第二开关在振荡操作时将接地端子和第一p型晶体管的漏极连接，并且在振荡停止时将
接地端子和第一p型晶体管的漏极断开，控制第二p型晶体管的栅极在振荡操作时截止并且在振荡停止时导通，并且控制第二n型晶体管的栅极在振荡操作时截止并且在振荡停止时导通。
[0015]根据本专利技术的电子设备包括上述振荡电路。
[0016]本专利技术的效果
[0017]根据本专利技术，当第二p型晶体管导通时，放大电路的第一n型晶体管的栅极端子连接到电源电压，以经由第一电容器和第三电容器向第一n型晶体管的栅极端子反馈放大电路的输出电压，并且当第二n型晶体管导通时，放大电路的第一p型晶体管的栅极端子接地，以经由第一电容器和第四电容器向第一p型晶体管的栅极端子反馈放大电路的输出电压，从而可以实现低功耗和高速振荡激活。
附图说明
[0018]图1是示出了常规的考毕兹振荡电路的布置的电路图；
[0019]图2是示出了根据本专利技术的实施例的振荡电路的布置的电路图；
[0020]图3示出了根据本专利技术的实施例的振荡电路中的用于偏置的PMOS晶体管和NMOS晶体管在晶体管截止时的等效电路图；
[0021]图4是示出了根据本专利技术的实施例的振荡电路的输出电压的变化范围、以及用于偏置的PMOS晶体管和NMOS晶体管的栅极电压和栅极
‑
源极电压的变化范围的时序图；
[0022]图5是示出了根据本专利技术的实施例的振荡电路中的振荡激活后的振荡波形的时序图；
[0023]图6是示出了常规的皮尔斯振荡电路和根据本专利技术的实施例的振荡电路中的晶体管的电流波形和输出电压波形的时序图；
[0024]图7是示出了皮尔斯振荡电路的反相器的布置的电路图；
[0025]图8是示出了常规的皮尔斯振荡电路和根据本专利技术的实施例的振荡电路的相位噪声特性的曲线图；
[0026]图9示出了使用Langasite型压电单晶的振荡器和晶体振荡器的等效电路图；以及
[0027]图10是示出了常规的皮尔斯振荡电路的布置的电路图。
具体实施方式
[0028]下文将参考附图描述本专利技术的实施例。首先，图1示出了根据本实施例的振荡电路所基于的考毕兹(Colpitts)振荡电路的布置。考毕兹振荡电路包括振荡器X1、放大电路A1以及两个电容器C1和C2。
[0029]<振荡电路的布置>
[0030]基于考毕兹振荡电路，图2示出了降低放大器功耗的本实施例的振荡电路。本实施例的振荡电路包括电源端子(未示出)、接地端子(未示出)、振荡器X1、串联连接在振荡器X1的两个端子之间的电容器C1和C2、以及放大电路A1，放大电路A1具有连接到振荡器X1和电容器C1之间的连接点的输入端子、以及连接到电容器C1和C2之间的连接点的输出端子。注意，电源端子是连接到电源电压的高电位侧(例如，V
dd
)的端子，并且接地端子是连接到电源电压的低电位侧(例如，地电位或V
ss
)的端子。
[0031]放大电路A1包括：源极端子连接到放大电路A1的输出端子的NMOS晶体管(n型晶体管)M1；源极端子连接到放大电路A1的输出端子的PMOS晶体管(p型晶体管)M2；PMOS晶体管M3，具有输入偏置复位信号的栅极端子、连接到NMOS晶体管M1的栅极端子的漏极端子、以及连接到电源电压V
dd
的源极端子；NMOS晶体管M4，具有输入偏置复位信号BR的栅极端子、连接到PMOS晶体管M2的栅极端子的漏极端子、以及接地的源极端子；电容器C
cut1
，一个端子连接到放大电路A1的输入端子且另一端子连接到NMOS晶体管M1的栅极端子；电容器C
cut2
，一个端子连接到放大电路A1的输入端子且另一端子连接到PMOS晶体管M2的栅极端子；开关SW1，在振荡停止时将电源电压V
dd
和NMOS晶体管M1的漏极端子断开，并且在振荡操作时将电源电压V
dd
和NMOS晶体管M1的漏极端子连接；以及开关SW2，在振荡停止时将地和PMOS晶体管M2的漏极端子断开，并且在振荡操作时将地和PMOS晶体管M2的漏极端子连接。
[0032]电容器C
cut1
连接在放大电路的输入端子与NMOS晶体管M1的栅极端子和PMOS晶体管M3的漏极端子之间。电容器C
cut2
连接在放大电路的输入端子与PMOS晶体管M2的栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种振荡电路，包括：电源端子；接地端子；振荡器；以及放大电路，所述放大电路包括：串联连接在所述振荡器的两个端子之间的第一电容器和第二电容器；连接到所述振荡器和所述第一电容器的输入端子；连接到所述第一电容器和所述第二电容器的输出端子；第一n型晶体管，具有连接到所述输出端子的源极端子、连接到与所述电源端子连接的第一开关的漏极端子、以及连接到所述输入端子的栅极端子；第一p型晶体管，具有连接到所述输出端子的源极端子、连接到与所述接地端子连接的第二开关的漏极端子、以及连接到所述输入端子的栅极端子；第二p型晶体管，具有连接到所述电源端子的源极端子、以及连接到所述输入端子和所述第一n型晶体管的栅极端子的漏极端子；以及第二...

【专利技术属性】
技术研发人员：野原正也，木村悟利，
申请(专利权)人：大学共同利用机关法人高能加速器研究机构，
类型：发明
国别省市：