多常数乘法器的逻辑电路设置方法、装置、设备及介质制造方法及图纸

本发明专利技术公开了一种多常数乘法器的逻辑电路设置方法、装置、设备及介质，涉及数字电路领域，方法包括：对乘法器对应的常数进行二进制转换，得到对应的二进制表达；选取目标常数，并确定其对应的候选组合；对候选组合中的二进制表达进行公因子消除，得到简化组合；基于简化组合中非零元的数量，确定最优简化组合；将最优简化组合对应的候选组合中目标常数的二进制表达作为其最优二进制表达；返回目标常数的抽取，直至得到所有常数的最优二进制表达时，基于最后的最优简化组合对应的最小总和，确定加法器数量；基于加法器数量，设置乘法器的加法器。由此，本发明专利技术确定出了多常数乘法器所需的加法器最少数量，进而使得多常数乘法器的面积能最小。积能最小。积能最小。

【技术实现步骤摘要】
多常数乘法器的逻辑电路设置方法、装置、设备及介质


[0001]本专利技术涉及数字电路领域，尤其涉及一种多常数乘法器的逻辑电路设置方法、装置、设备及介质。

技术介绍

[0002]多常数乘法器包括加法器、移位器及其他电路器件，其用于将接收到的一个二进制输入参数与各个预设常数分别进行相乘，从而得到二进制输入参数对应各个预设常数的输出。
[0003]在多常数乘法器计算二进制输入参数对应的输出的过程中，若预设常数的数量较多，则多常数乘法器所需包括的加法器的数量需随之增多，进而导致多常数乘法器的面积和时延增大。
[0004]因此，如何优化多常数乘法器中加法器的数量，从而使多常数乘法器的面积和时延能满足当下设置需要成为了现阶段需解决的问题。

技术实现思路

[0005]有鉴于此，本专利技术提供一种多常数乘法器的逻辑电路设置方法、装置、设备及介质，用于解决如何优化多常数乘法器中加法器的数量的问题。
[0006]第一方面，本专利技术实施例提供一种多常数乘法器的逻辑电路设置方法，包括：对目标多常数乘法器对应的每个常数进行二进制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多常数乘法器的逻辑电路设置方法，其特征在于，包括：对目标多常数乘法器对应的每个常数进行二进制转换，得到每个常数的多种二进制表达；从所有常数中选取一个常数作为目标常数，并确定所述目标常数对应的各个候选组合，其中，各个所述候选组合均由每个常数对应的一种二进制表达构成，各个所述候选组合中仅所述目标常数对应的二进制表达不同，各个所述候选组合中已被选取过的常数的二进制表达均为对应的最优二进制表达；分别对所述各个所述候选组合中的二进制表达进行公因子消除操作，得到各个所述候选组合对应的简化组合；基于各个所述简化组合中的所有二进制表达的非零元的数量总和，确定最小总和对应的最优简化组合；将所述最优简化组合对应的候选组合中所述目标常数的二进制表达作为所述目标常数的最优二进制表达；返回至所述从所有常数中选取一个未被选取过的常数以作为目标常数，并确定所述目标常数对应的各个候选组合的步骤，直至得到所有常数的最优二进制表达时，基于最后得到的最优简化组合对应的最小总和，确定所述目标多常数乘法器中的第一加法器数量，其中，所述最后得到的最优简化组合对应的最小总和与所述第一加法器数量成正比；基于所述第一加法器数量，设置所述目标多常数乘法器中的加法器。2.根据权利要求1所述的多常数乘法器的逻辑电路设置方法，其特征在于，所述对目标多常数乘法器对应的每个常数进行二进制转换，得到每个常数的多种二进制表达，包括：针对目标多常数乘法器对应的每个常数，基于哈特利算法得到每个常数的多种二进制表达。3.根据权利要求1所述的多常数乘法器的逻辑电路设置方法，其特征在于，所述分别对所述各个所述候选组合中的二进制表达进行公因子消除操作，得到各个所述候选组合对应的简化组合，包括：针对每个所述候选组合，确定所述候选组合中的各个二进制表达中出现频率最高的目标公因子，并基于所述目标公因子对所述候选组合中的各个二进制表达进行消除操作，得到对应的简化组合，其中，所述目标公因子大于2。4.根据权利要求3所述的多常数乘法器的逻辑电路设置方法，其特征在于，还包括：基于所述最后得到的最优简化组合对应的目标公因子中的非零元的数量，确定第二加法器数量，其中，所述目标公因子中的非零元的数量与所述第二加法器的数量成正比；所述基于所述第一加法器数量，设置所述目标多常数乘法器中的加法器，包括：基于所述第一加法器数量和所述第二加法器数量，设置所述目标多常数乘法器中的加法器。5.一种多常数乘法器的逻辑电路设置装置，其特征在于，包括：转换模块，用于对目标多常数乘法器对应的每个常数进行二进制转换，得到每个常数的多种二进制表达；选取模块，用于从所有常数中选取一个...

【专利技术属性】
技术研发人员：邵云，牛军，肖勇，程佳文，吕松霖，喻文健，
申请(专利权)人：深圳鸿芯微纳技术有限公司，
类型：发明
国别省市：