本发明专利技术为多主机接口的一种多主机接口ＳＡＳ／ＳＡＴＡ硬盘实时加解密的方法，硬件由嵌入式处理器、ＳＤＲＡＭ、程序Ｆｌａｓｈ、数据加解密加速器、ＳＡＳ／ＳＡＴＡ控制器、ＰＣＩ－Ｅ控制器、ＩＳＯ７８１６控制器、缓存组成，嵌入式处理器通过ＩＳＯ７８１６控制器读取ＩＣ卡中的密钥和加密算法，处理器将密钥和加密算法传给数据加解密加速器，以初始化或更新数据加解密加速器的密钥和算法。本发明专利技术和现有技术相比，具有效率高、安全性高、可靠性高以及不占用计算机处理器的计算资源等特点，具备ＳＡＳ／ＳＡＴＡ、ＵＳＢ、ＰＣＩ－Ｅ等接口，模块化设计，应用灵活，具有很好的推广使用价值。
【技术实现步骤摘要】
本专利技术涉及计算机应用领域，具体地说是一种实现SAS/SATA硬盘实时 加解密的的方法。2
技术介绍
随着信息技术的快速发展，各种数据呈现爆炸性增长，普通硬盘中的数据量 已达到数百G字节，数据读写速度也达到每秒几十兆字节，采用计算机实现软加 解密的会占用大量资源，也很难实现加解密的实时性，另外采用计算机软加解密 还存在密钥和加解密算法泄漏、易被破解等问题，从而带来安全隐患。随着人们对个人隐私信息的日益重视，仅采用软加密的方式已经不能满 足人们对体积更小、安全性高、读写速度快的更智能化的要求。3
技术实现思路
本专利技术的目的是提供一种体积小、安全性高、能耗低的集成多主机接口 的一种多主机接口 SAS/SATA硬盘实时加解密的方法，不需要占用计算机处 理器的计算资源，硬件由嵌入式处理器、SDRAM、程序Flash、数据加解密 加速器、SAS/SATA控制器、PCI-E控制器、IS07816控制器、缓存组成。在初始化或更新算法、密钥时，嵌入式处理器通过IS07816控制器从IC 卡中读取密钥和加解密算法，然后存放在数据加解密加速器中，加解密加速 器具有很高的安全性，破解难度很大。加解密算法主要有DES、 3DES、 RSA、 AES等通用算法或各种定制、变种算法，密钥和加解密算法可通过IC卡定期 更新。3数据加密嵌入式处理器通过SAS/SATA接口 、 USB接口或PCI-E接口获取 待加密数据，然后将待加密数据传给加解密加速器，加解密加速器根据密钥和加 密算法加密数据，然后通过SAS/SATA控制器将加密数据写到硬盘中。数据解密嵌入式处理器通过SAS/SATA接口、 USB接口或PCI-E接口获取 要读取的数据文件名称等信息，然后将该信息传到加解密加速器，加解密加速器 通过SAS/SATA控制器从硬盘中读取被加密的数据，然后利用密钥和解密算法解 密，将被解密的数据发送到嵌入式处理器，嵌入式处理器通过DMA发送到 SAS/SATA接口、 USB接口或PCI-E接口。本专利技术主要针对对数据安全性要求较高的用户需求进行量身定制，采用 本专利技术可大幅度提高硬盘数据的安全性、降低占用计算资源、减少功耗。本专利技术可应用于具有USB接口移动安全硬盘、带有SAS/SATA接口的硬 盘盒、带有PCI-E接口的硬盘控制卡等。附图说明附图1为目前通用的软加解密方法示意图。附图标记说明:计算机处理器(1)、 SAS/SATA控制器(2)、 SAS/SATA硬 盘(3)，密硬盘(3)附图2为多主机接口 SAS/SATA硬盘实时加解密结构示意图。附图标记说明:嵌入式处理器(1)、 IS07816控制器(2)、 SDRAM (3)、 程序Flash (4)、 SAS/SATA主设备控制器(5)、 USB控制器(6)、 PCI-E控 制器(7)、 SAS/SATA从设备控制器(8)、数据加解密加速器(9)、缓存(10)附图3为初始化或更新密钥和加解密算法流程图。附图4为写硬盘数据流程图。附图5为读硬盘数据流程图。5、实施方式下面结合附图对本专利技术作以下详细的说明。本专利技术硬件架构如附图2，包括嵌入式处理器(1)、 IS07816控制器(2)、 SDRAM (3)、程序Flash (4)、 SAS/SATA主设备控制器(5)、 USB控制器 (6)、 PCI-E控制器(7)、 SAS/SATA从设备控制器(8)、数据加解密加速器 (9)、缓存(10)组成。外围接口有SAS/SATA硬盘(11)、 SAS/SATA接口 (12)、 USB接口 (13)、 PCI陽E接口 (14)。结合附图3说明初始化或更新算法、密钥流程-1) 初始化ISOIS07816控制器和数据加解密加速器等外设控制器。2) 嵌入式处理器通过IS07816控制器从IC卡中读取密钥和加解密算法。3) 嵌入式处理器传送到数据加解密加速器中。加解密加速器具有很高的安全性，破解难度很大。加解密算法主要有 DES、 3DES、 RSA、 AES等通用算法或各种定制、变种算法，密钥和加解密 算法可通过IC卡定期更新。结合附图4说明数据加密流程1) 嵌入式处理器通过SAS/SATA接口、 USB接口或PCI-E接口获取待加密数据。2) 要读取的数据文件名称等信息将待加密数据传给加解密加速器3) 加解密加速器根据密钥和加密算法加密数据4) 加解密加速器通过SAS/SATA控制器将加密数据写到硬盘中。结合附图5说明数据解密流程1)嵌入式处理器通过SAS/SATA接口、 USB接口或PCI-E接口获取要读取的数据文件名称等信息；2) 嵌入式处理器将要读取的数据文件名称等信息传到加解密加速器；3) 加解密加速器通过SAS/SATA控制器从硬盘中读取被加密的数据；4) 加解密加速器利用密钥和解密算法解密；5) 加解密加速器将被解密的数据发送到嵌入式处理器；'6)嵌入式处理器通过DMA将被解密的数据发送到SAS/SATA接口、 USB 接口或PCI-E接口；本专利技术涉及的嵌入式处理器(1)、 IS07816控制器(2)、 SDRAM (3)、 程序Flash (4)、 SAS/SATA主设备控制器(5)、 USB控制器(6)、 PCI-E控 制器(7)、 SAS/SATA从设备控制器(8)、数据加解密加速器(9)、缓存(10) 组成。外围接口有SAS/SATA硬盘(11)、 SAS/SATA接口 (12)、 USB接口 (13)、 PCI-E接口 (14)均为计算机
的通用技术和部件。本专利技术涉 及的DES、 3DES、 RSA、 AES等通用加解密算法或各种定制、变种算法均为 计算机
的通用技术。和现有技术相比，本专利技术具有效率高、安全性高、可靠性高等特点，因 而，具有很好的推广使用价值。除说明书所述的技术特征外，均为本专业技术人员的己知技术。权利要求1. 一种多主机接口SAS/SATA硬盘实时加解密的方法，其特征在于主要由嵌入式处理器控制加解密加速器的加解密，通过SAS/SATA接口读写硬盘来实现，具体实现的方法如下1)初始化ISOISO7816控制器和数据加解密加速器等外设控制器；2)嵌入式处理器通过ISO7816控制器从IC卡中读取密钥和加解密算法；3)嵌入式处理器将密钥和加解密算法传送到数据加解密加速器中；4)嵌入式处理器通过SAS/SATA接口、USB接口或PCI-E接口获取待加密数据；5)要读取的数据文件名称等信息将待加密数据传给加解密加速器；6)加解密加速器根据密钥和加密算法加密数据；7)加解密加速器通过SAS/SATA控制器将加密数据写到硬盘中；8)嵌入式处理器通过SAS/SATA接口、USB接口或PCI-E接口获取要读取的数据文件名称等信息；9)嵌入式处理器将要读取的数据文件名称等信息传到加解密加速器；10)加解密加速器通过SAS/SATA控制器从硬盘中读取被加密的数据；11)加解密加速器利用密钥和解密算法解密；12)加解密加速器将被解密的数据发送到嵌入式处理器；13)嵌入式处理器通过DMA将被解密的数据发送到SAS/SATA接口、USB接口或PCI-E接口。2. 根据权利要求1所述的方法，其特征在于嵌入式处理器控制加解密加速器 的加解密，将加密数据写到硬盘或将硬盘上的加本文档来自技高网...
【技术保护点】
一种多主机接口ＳＡＳ／ＳＡＴＡ硬盘实时加解密的方法，其特征在于主要由嵌入式处理器控制加解密加速器的加解密，通过ＳＡＳ／ＳＡＴＡ接口读写硬盘来实现，具体实现的方法如下： １）初始化ＩＳＯＩＳＯ７８１６控制器和数据加解密加速器等外设控制器 ； ２）嵌入式处理器通过ＩＳＯ７８１６控制器从ＩＣ卡中读取密钥和加解密算法； ３）嵌入式处理器将密钥和加解密算法传送到数据加解密加速器中； ４）嵌入式处理器通过ＳＡＳ／ＳＡＴＡ接口、ＵＳＢ接口或ＰＣＩ－Ｅ接口获取待加密数据 ； ５）要读取的数据文件名称等信息将待加密数据传给加解密加速器； ６）加解密加速器根据密钥和加密算法加密数据； ７）加解密加速器通过ＳＡＳ／ＳＡＴＡ控制器将加密数据写到硬盘中； ８）嵌入式处理器通过ＳＡＳ／ＳＡＴＡ接 口、ＵＳＢ接口或ＰＣＩ－Ｅ接口获取要读取的数据文件名称等信息； ９）嵌入式处理器将要读取的数据文件名称等信息传到加解密加速器； １０）加解密加速器通过ＳＡＳ／ＳＡＴＡ控制器从硬盘中读取被加密的数据； １１）加解密加速器利用 密钥和解密算法解密； １２）加解密加速器将被解密的数据发送到嵌入式处理器； １３）嵌入式处理器通过ＤＭＡ将被解密的数据发送到ＳＡＳ／ＳＡＴＡ接口、ＵＳＢ接口或ＰＣＩ－Ｅ接口。...
【技术特征摘要】
【专利技术属性】
技术研发人员：于治楼，梁智豪，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：88[中国|济南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。