存储器架构及其组态方法技术

本发明专利技术提供一种存储器架构及其组态方法，此组态方法适用于具有多个储存区块并可储存多笔数据的存储器。首先，提供欲写入存储器的数据以及对应每笔数据的错误更正码。在执行写入动作时，令每个错误更正码邻接于对应的数据，使相对应的数据与错误更正码是以成对的方式储存在存储器中。据此，在读取数据时便能依序取得数据及错误更正码，进而以较小的暂存空间达到检查数据正确与否的目的，同时减少暂存空间所需要的硬件成本。

【技术实现步骤摘要】

本专利技术是有关于一种存储器架构(architecture)及其组态(configuration) 方法，且特别是有关于在存取存储器数据时，需要较少暂存空间的一种存储 器架构与其组态方法。
技术介绍
随着科技发展日新月异，属于非易失性存储器的闪存(Flash memory) 俨然已成为实作储存媒体的主流之一。 一般来说，闪存依功能可区分为程序 闪存以及数据闪存两种。其中，成本较为低廉且拥有能快速读取连续的大容 量数据等优点的与非门闪存(NAND flash)，则更特别适合用以储存数据。在NAND flash的架构中是以页(page)为单位，并由这些页组成一个个 的储存区块(block)， 一般来说在一个NAND flash中会具有多个储存区块。 图1是习知NAND flash的内部数据组态的示意图。如图1所示，在最为普遍的 NAND flash架构中，每一页具有大小为512字节的数据储存空间110，以及大 小为16字节的辅助空间120。其中，数据储存空间110又可分为两个大小各为 256字节的第一数据储存区与第二数据储存区。而辅助空间120除了可用来存 放区块损坏标记，以及该页所属本文档来自技高网...

【技术保护点】
一种存储器的组态方法，适用于具有至少一储存区块的一存储器，其中，所述存储器的每一读取单位内可储存多个数据，所述方法包括：　提供对应每一所述数据的一错误更正码；以及　在写入所述存储器时，令每一所述错误更正码邻接于对应的所述数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：庄怡贤，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]