低噪声放大器及射频前端电路制造技术

本发明专利技术提供一种低噪声放大器及射频前端电路，该低噪声放大器包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻以及第二电阻；该低噪声放大器电路采用电阻分流反馈拓扑和噪声消除技术，实现高增益特性和覆盖较高宽带，在电路中未应用电感器，可节省芯片的面积及功耗。芯片的面积及功耗。芯片的面积及功耗。

【技术实现步骤摘要】
低噪声放大器及射频前端电路


[0001]本专利技术涉及电子电路
，尤其涉及低噪声放大器及射频前端电路。

技术介绍

[0002]低噪声放大器(LNA)是卫星导航射频前端电路的基本组件之一，接收机射频前端的第一级LNA的性能对整个接收系统的性能至关重要，整体系统信噪比和灵敏度主要取决于LNA的噪声系数(NF)和增益。如图1所示，现有的低噪声放大器利用电感Ls在栅极引入实部阻抗，提供输入阻抗的实部，M1管栅极电感Lg与栅极对地寄生电容Cgs谐振，使得输入阻抗虚部为零，从而实现阻抗匹配。因为LC的谐振只发生在有限的频带宽度内，故只能实现窄带放大作用，不大适用宽带接收系统；上述电路需要较大的功耗，才能使M1管工作在线性放大区，才能保证较小的噪声系数；在硅基工艺中，电感器件是一种无源器件，电感器件主要功能是产生谐振频率，选择需要的频率，以及满足阻抗配备要求；并且电感器件是由金属绕线制作，生产制造时参数偏差较大，占用较大芯片面积，又具有较大内阻，品质因数较低，不容易达到较大带宽要求，造成较大损耗。
[0003]如何提供一种功耗低面积小的低噪声放大器是当前亟待解决的问题。

技术实现思路

[0004]有鉴于此，本专利技术提供一种低噪声放大器及射频前端电路，旨在解决现有技术的不足。
[0005]本申请实施例提供了一种低噪声放大器，其特征在于，包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻以及第二电阻；r/>[0006]所述第一PMOS管的栅极和所述第二PMOS管的栅极均连接第一参考电压；所述第一PMOS管的源极和所述第二PMOS管的源极均连接电压源；所述第一PMOS管的漏极连接所述第三PMOS管的源极，所述第二PMOS管的漏极连接所述第四PMOS管的源极；所述第三PMOS管的栅极和所述第四PMOS管的栅极均连接第二参考电压；
[0007]所述第一NMOS管的栅极连接所述第二NMOS管的栅极；所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极；所述第三NMOS管的栅极和所述第四NMOS管的栅极均连接第三参考电压；
[0008]所述第一电阻的一端连接所述第一NMOS管的栅极；所述第一电阻的另一端连接所述第三PMOS管的漏极；
[0009]所述第二电阻的一端连接所述第三PMOS管的漏极；所述第二电阻的另一端连接所述第四PMOS管的漏极；
[0010]所述第三PMOS管的漏极连接所述第三NMOS管的漏极；所述第四PMOS管的漏极连接所述第四NMOS管的漏极；
[0011]所述第一PMOS管的栅极和所述第一NMOS管的栅极均连接电压输入端(Vin)；所述第四PMOS管的漏极和所述第四NMOS管的漏极均连接电压输出端(Vout)；
[0012]所述第三PMOS管、所述第四PMOS管、所述第三NMOS管及所述第四NMOS管均工作在饱和区。
[0013]进一步地，还包括：第一电容和第二电容；所述第一电容的一端连接所述第一PMOS管的栅极，所述第一电容的另一端连接所述电压输入端；所述第二电容的一端连接所述第一NMOS管的栅极，所述第二电容的另一端连接所述电压输入端。
[0014]进一步地，所述电压源通过低压差线性稳压器对低噪声放大器供电。
[0015]进一步地，还包括：第三电容；所述第三电容的一端连接所述低压差线性稳压器；所述第三电容的另一端接地。
[0016]进一步地，还包括：第三电阻；所述第三电阻的一端连接所述第一PMOS管的栅极；所述第三电阻的另一端连接所述第一参考电压。
[0017]进一步地，所述第一电阻为可调电阻；所述第二电阻的中心点接地。
[0018]进一步地，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管以及所述第四NMOS管均采用具有深阱区域的MOS管。
[0019]进一步地，所述第一NMOS管的栅极和所述第二NMOS管的栅极均采用线电阻低的高层金属走线。
[0020]进一步地，所述第一PMOS管的栅极和所述第二PMOS管的栅极均采用线电阻低的高层金属走线。
[0021]进一步地，所述第一NMOS管的源极、所述第三NMOS管的源极、所述第一PMOS管的源极以及所述第三PMOS管的源极均采用线电阻低的高层金属走线。
[0022]本申请实施例还提供了一种射频前端电路，采用如上所述的低噪声放大器。
[0023]本专利技术提出低噪声放大器电路采用电阻分流反馈拓扑和噪声消除技术，实现高增益特性和覆盖较高宽带，在电路中未应用电感器，可节省芯片的面积及功耗。
附图说明
[0024]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为现有的低噪声放大器的电路图；
[0026]图2为本专利技术第一实施例提供的一种低噪声放大器的电路原理图；
[0027]图3为本专利技术第二实施例提供的一种低噪声放大器的电路原理图；
[0028]图4为本专利技术第三实施例提供的一种低噪声放大器的电路原理图。
具体实施方式
[0029]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本专利技术保护的范围。
[0030]如图2所示，本专利技术提出一种低噪声放大器，包括：第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第一电阻(R1)以及第二电阻(R2)；
[0031]第一PMOS管(MP1)的栅极和第二PMOS管(MP2)的栅极均连接第一参考电压V
BP1
；第一PMOS管(MP1)的源极和第二PMOS管(MP2)的源极均连接电压源Vcc；第一PMOS管(MP1)的漏极连接第三PMOS管(MP3)的源极，第二PMOS管(MP2)的漏极连接第四PMOS管(MP4)的源极；第三PMOS管(MP3)的栅极和第四PMOS管(MP4)的栅极均连接第二参考电压V
BP2
；
[0032]第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极；第一NMOS管(MN1)的源极和第二NMOS管(MN2)的源极均接地；第一NMOS管(MN1)的漏极连接第三NMOS管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低噪声放大器，其特征在于，包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻以及第二电阻；所述第一PMOS管的栅极和所述第二PMOS管的栅极均连接第一参考电压；所述第一PMOS管的源极和所述第二PMOS管的源极均连接电压源；所述第一PMOS管的漏极连接所述第三PMOS管的源极，所述第二PMOS管的漏极连接所述第四PMOS管的源极；所述第三PMOS管的栅极和所述第四PMOS管的栅极均连接第二参考电压；所述第一NMOS管的栅极连接所述第二NMOS管的栅极；所述第一NMOS管的源极和所述第二NMOS管的源极均接地；所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极；所述第三NMOS管的栅极和所述第四NMOS管的栅极均连接第三参考电压；所述第一电阻的一端连接所述第一NMOS管的栅极；所述第一电阻的另一端连接所述第三PMOS管的漏极；所述第二电阻的一端连接所述第三PMOS管的漏极；所述第二电阻的另一端连接所述第四PMOS管的漏极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极；所述第四PMOS管的漏极连接所述第四NMOS管的漏极；所述第一PMOS管的栅极和所述第一NMOS管的栅极作为输入端；所述第四PMOS管的漏极和所述第四NMOS管的漏极作为输出端；所述第三PMOS管、所述第四PMOS管、所述第三NMOS管及所述第四NMOS管均工作在饱和区。2.根据权利要求1所述的低噪声放大器，其特征在于，还包括：第一电容和第二电容；所述...

【专利技术属性】
技术研发人员：胡江鸣，刘俊秀，
申请(专利权)人：深圳开阳电子股份有限公司，
类型：发明
国别省市：