异步电路的可测性实现方法技术

本发明专利技术提供的异步电路的可测性实现方法，包括：构建触发器传输级的初始异步电路，并对初始异步电路进行可测性建模；通过对可测性建模后初始异步电路中的触发器进行替换得到目标异步电路；对目标异步电路与初始异步电路的功能一致性进行初次形式验证；根据扫描链将完成初次形式验证后的目标异步电路进行串链，将串链前的目标异步电路与串链后的目标异步电路进行二次形式验证；根据完成二次形式验证后的所述目标异步电路的测试向量进行仿真，输出所述初次形式验证的结果、所述二次形式验证的结果以及仿真验证结果；本方法无侵入性，保证了原电路的完整性，易开发，易移植，可广泛应用于集成电路技术领域。于集成电路技术领域。于集成电路技术领域。

【技术实现步骤摘要】
异步电路的可测性实现方法


[0001]本专利技术涉及集成电路
，尤其是异步电路的可测性实现方法。

技术介绍

[0002]近年来，集成电路的规模正在不断增大，且工艺技术越来越先进，达到三纳米，五纳米等的设计节点，在此先进设计节点上，降低功耗是学术界和产业界关注的一大难点。传统的同步电路，对于功耗降低已达到研究瓶颈期，正是在这种背景下，异步电路设计重新出现在研究者的视野中，尤其是事件驱动的特性，让它有着低功耗，鲁棒性强的特点，让它很适合用于这些新兴应用的芯片设计中。
[0003]此外，可测性也是如今产业界关注的一大方面。如今集成电路的规模越来越大，工艺越来越小，芯片生产时，制造缺陷的几率也增大了。对于同步电路芯片来说，可测性设计已经形成规模，有相应的电子设计自动化工具和规范化流程支持。异步电路这种新型电路的可靠性受到质疑，人们担心它无法像同步设计一样稳定，故针对异步电路的可测性设计的研究也是迫在眉睫。异步电路在可测性方面是鲜有人涉猎的领域，这是异步电路进行产业化的一大瓶颈。
[0004]但是，就目前已经提出的相关技术方案中，所提供的异步可测性设计方法针对性太强，不能有效地使用现有的传统电子设计自动化工具进行设计，导致产业界无法有效地应用此可测性设计方法。

技术实现思路

[0005]有鉴于此，为至少部分解决上述技术问题或者缺陷之一，本专利技术实施例的目的在于提供一种异步电路的可测性实现方法，对异步电路中的Click电路的控制通路部分和数据通路部分进行可测性设计，可以扩展到任何类似于Click电路的结构的电路当中。
[0006]一方面，本申请技术方案提供了异步电路的可测性实现方法，包括以下步骤：
[0007]构建触发器传输级的初始异步电路，并对所述初始异步电路进行可测性建模；
[0008]通过对可测性建模后所述初始异步电路中的触发器进行替换得到目标异步电路；
[0009]对所述目标异步电路与所述初始异步电路的功能一致性进行初次形式验证，输出所述初次形式验证的结果；
[0010]根据扫描链将完成初次形式验证后的所述目标异步电路进行串链，将串链前的所述目标异步电路与串链后的所述目标异步电路进行二次形式验证，输出所述二次形式验证的结果；
[0011]根据完成二次形式验证后的所述目标异步电路的测试向量进行仿真，输出仿真验证结果；
[0012]所述对所述初始异步电路进行可测性建模包括以下步骤：
[0013]构建所述初始异步电路的控制通路模块，并根据逻辑运算结果的捕获过程，用触发器构建控制通路可测性模块；
[0014]构建所述初始异步电路的数据通路模块，并根据数据路径和控制路径的时钟驱动过程，用数据选择器以及外加时钟构建数据通路可测性模块。
[0015]在本申请方案的一种可行的实施例中，所述构建所述初始异步电路的控制通路模块，并根据逻辑运算结果的捕获过程，用触发器构建控制通路可测性模块，包括：
[0016]构建所述初始异步电路的控制通路模块；所述控制通路模块包括相位解耦的Click电路；其中，所述Click电路用于实现两相捆绑数据的握手协议；Click电路包括异或门、同或门和与门；其中，所述异或门、所述同或门以及所述与门用于产生本地脉冲信号；所述本地脉冲信号作为所述初始异步电路的数据通路触发器的时钟信号。
[0017]构建所述初始异步电路的控制通路可测性模块；其中，所述控制通路可测性模块包括所述Click电路的异或门、同或门、与门以及捕获触发器；所述捕获触发器用于对从所述与门输出的逻辑运算结果进行捕获。
[0018]在本申请方案的一种可行的实施例中，所述构建所述初始异步电路的控制通路可测性模块，包括：
[0019]在产生本地脉冲的路径上增添所述控制通路可测性模块；
[0020]通过所述控制通路可测性模块根据所述时钟信号进行数据捕获和数据存储，所述捕获触发器在本级对捕获的第一数值进行数据存储，所述第一数值用于对事件驱动的异步动作结果进行捕获，并且用于在下一级时钟到来时通过相位触发器和数据触发器缓存数据和开始下一次的握手协议，构成移入移出关系；
[0021]所述移入移出关系用于描述最后一级输出之前每一级所捕获的第一数值。
[0022]在本申请方案的一种可行的实施例中，所述构建所述初始异步电路的数据通路模块，并根据数据路径和控制路径的时钟驱动过程，用数据选择器以及外加时钟构建数据通路可测性模块，包括：
[0023]在产生本地脉冲的路径上增添所述数据通路可测性模块；
[0024]所述数据选择器对外加时钟和原有Click脉冲信号在测试模式下进行选通；所述数据选择器在测试模式下选通外加时钟，在功能模式下选通原有Click脉冲信号；
[0025]选通的后的信号根据模式需求，对原有异步电路进行时钟驱动，在所述测试模式下执行事件驱动的异步动作的可测性输出或者在所述功能模式下执行事件驱动的异步动作。
[0026]在本申请方案的一种可行的实施例中，所述初始异步电路用于扩展至控制路径的条件选择复用器和解复用器；所述构建所述初始异步电路的控制通路模块，包括：
[0027]通过所述Click电路对所述控制路径的条件选择复用器和/或所述解复用器进行类比，并建模得到所述条件选择复用器和/或所述解复用器的控制通路模块。
[0028]在本申请方案的一种可行的实施例中，所述构建所述初始异步电路的数据通路模块，并根据数据路径和控制路径的时钟驱动过程，用数据选择器以及外加时钟构建数据通路可测性模块，还包括：
[0029]通过或门和与门的组合构建时钟旁路电路，或通过数据选择器构建时钟旁路电路；
[0030]根据所述时钟旁路电路对全局时钟和/或内部时钟进行旁路，完成对所述数据通路可测性建模。
[0031]在本申请方案的一种可行的实施例中，所述初始异步电路的构建过程，包括：
[0032]将同步电路中的全局时钟脉冲替换为事件驱动型的Click脉冲；
[0033]将所述Click脉冲进行旁路，加入扫描时钟脉冲；
[0034]在加入扫描时钟脉冲后的电路中添加D类型触发器，得到具有可测性的初始异步电路；
[0035]所述通过对可测性建模后所述初始异步电路中的触发器进行替换得到目标异步电路，包括：
[0036]将所述控制通路和所述数据通路中的D类型触发器替换为扫描触发器，得到所述目标异步电路。
[0037]在本申请方案的一种可行的实施例中，所述根据扫描链将完成初次形式验证后的所述目标异步电路进行串链，将串链前的所述目标异步电路与串链后的所述目标异步电路进行二次形式验证，包括：
[0038]设置测试模式的类型为常数1，使得所述扫描时钟脉冲生效，并使得控制通路可测性模块和数据通路可测性模块使能；
[0039]设置扫描使能的类型为扫描使能，使得所述扫描触发器在移位模式下使用扫描输入端口输入的数据，以及使得所述扫描触发器在捕获模式下使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.异步电路的可测性实现方法，其特征在于，包括以下步骤：构建触发器传输级的初始异步电路，并对所述初始异步电路进行可测性建模；通过对可测性建模后所述初始异步电路中的触发器进行替换得到目标异步电路；对所述目标异步电路与所述初始异步电路的功能一致性进行初次形式验证，输出所述初次形式验证的结果；根据扫描链将完成初次形式验证后的所述目标异步电路进行串链，将串链前的所述目标异步电路与串链后的所述目标异步电路进行二次形式验证，输出所述二次形式验证的结果；根据完成二次形式验证后的所述目标异步电路的测试向量进行仿真，输出仿真验证结果；所述对所述初始异步电路进行可测性建模包括以下步骤：构建所述初始异步电路的控制通路模块，并根据逻辑运算结果的捕获过程，用触发器构建控制通路可测性模块；构建所述初始异步电路的数据通路模块，并根据数据路径和控制路径的时钟驱动过程，用数据选择器以及外加时钟构建数据通路可测性模块。2.根据权利要求1所述的异步电路的可测性实现方法，其特征在于，所述构建所述初始异步电路的控制通路模块，并根据逻辑运算结果的捕获过程，用触发器构建控制通路可测性模块，包括：构建所述初始异步电路的控制通路模块；所述控制通路模块包括相位解耦的Click电路；其中，所述Click电路用于实现两相捆绑数据的握手协议；所述Click电路包括异或门、同或门和与门；所述异或门、所述同或门以及所述与门用于产生本地脉冲信号；所述本地脉冲信号作为所述初始异步电路的数据通路触发器的时钟信号；构建所述初始异步电路的控制通路可测性模块；其中，所述控制通路可测性模块包括所述Click电路的异或门、同或门、与门以及捕获触发器；所述捕获触发器用于对从所述与门输出的逻辑运算结果进行捕获。3.根据权利要求2所述的异步电路的可测性实现方法，其特征在于，所述构建所述初始异步电路的控制通路可测性模块，包括：在产生本地脉冲的路径上增添所述控制通路可测性模块；通过所述控制通路可测性模块根据所述时钟信号进行数据捕获和数据存储，所述捕获触发器在本级对捕获的第一数值进行数据存储，所述第一数值用于对事件驱动的异步动作结果进行捕获，所述第一数值还用于在下一级时钟到来时通过相位触发器和数据触发器缓存数据和开始下一次的握手协议，构成移入移出关系；所述移入移出关系用于描述最后一级输出之前每一级所捕获的第一数值。4.根据权利要求1所述的异步电路的可测性实现方法，其特征在于，所述构建所述初始异步电路的数据通路模块，并根据数据路径和控制路径的时钟驱动过程，用数据选择器以及外加时钟构建数据通路可测性模块，包括：在产生本地脉冲的路径上增添所述数据通路可测性模块；所述数据选择器对外加时钟和原有Click脉冲信号在测试模式下进行选通；所述数据选择器在测试模式下选通外加时钟，在功能模式下选通原有Click脉冲信号；
选通的后的信号根据模式需求，对原有异步电路进行时钟驱动，在所述测试模式下执行事件驱动的异步动作的可测性输出或者在所述功能模式下执行事件驱动的异...

【专利技术属性】
技术研发人员：朱瑞敏，虞志益，许泽阳，黄宇皓，肖山林，
申请(专利权)人：中山大学，
类型：发明
国别省市：