一种具有双栅结构的铁电场效应晶体管及其制备方法技术

本发明专利技术公开了一种具有双栅结构的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管包括：自下而上分布的衬底、底栅极、第一铁电介质层、氧化物半导体层、第二铁电介质层和顶栅极；源极和漏极分别设置于氧化物半导体层的上表面的两侧；通过调整第一铁电介质层和第二铁电介质层的极化状态来调整半导体表面状态，从而调节晶体管源极和漏极间的导通状态，以区别逻辑0状态和逻辑1状态；逻辑1状态为：当底栅极和顶栅极同时施加大于铁电介质层矫顽场的正向电压时，使铁电场效应晶体管处于呈现低阈值电压状态，即逻辑1状态；逻辑0状态为：当底栅极和顶栅极同时施加小于负矫顽场的反向电压时，使铁电场效应晶体管处于呈现高阈值电压状态，即逻辑0状态。即逻辑0状态。即逻辑0状态。

【技术实现步骤摘要】
一种具有双栅结构的铁电场效应晶体管及其制备方法


[0001]本专利技术涉及芯片存储器存储
，尤其涉及一种具有双栅结构的铁电场效应晶体管及其制备方法。

技术介绍

[0002]FeFET是一种具有铁电栅极绝缘体的单晶体管存储器，在施加正栅极电压或负栅极电压(Vg)下，可以改变铁电极化方向，进而调控FeFET的阈值电压(Vth)，从而实现FeFET作为存储器件的功能，具有结构简单、难挥发、功耗低、可非破坏性读出、能抗辐射以及与CMOS工艺易兼容、可实现集成电路工艺等优点，有望应用于未来嵌入式非易失性存储器(eVNM)。然而一些关键问题，比如存储的耐久性有限和易疲劳失效等，是限制FeFET迈向市场的最大的挑战。
[0003]中国专利CN114530503A公开了一种铁电晶体管，包括衬底和沟道，沟道设置在衬体上方且位于衬体的中部，沟道两侧分别设置有源极区和漏极区；源极区上设置有源电极，漏极区上设置有漏电极，沟道上方从下到上依次设置有绝缘层、下栅电极、铁电栅介质层和上栅电极。该铁电晶体管实际采用了MFMIS结构(Metal
‑
Ferroelectric
‑
Metal
‑
Insulator
‑
Semiconductor)，并非是真正意义上的双栅结构，沟道采用的是衬底，下栅电极、铁电栅介质层和上栅电极可以看做是个电容，下栅电极和上栅电极只是电容的上下电极，均位于沟道上方，该铁电晶体管的上栅电极和下栅电极并不能同时对沟道产生影响，无法调控沟道位置和载流子传输通道。
[0004]因此，迫切需要发展高稳定性的且具有提升反覆操作耐受力的新型FeFET器件结构。

技术实现思路

[0005]针对现有技术不足，本专利技术提出了一种具有双栅结构的铁电场效应晶体管及其制备方法。
[0006]为实现上述专利技术目的，本专利技术的技术方案为：
[0007]本专利技术实施例的第一方面提供了一种具有双栅结构的铁电场效应晶体管，所述铁电场效应晶体管包括：自下而上分布的衬底、底栅极、第一铁电介质层、氧化物半导体层、第二铁电介质层和顶栅极；源极和漏极分别设置于氧化物半导体层的上表面的两侧；
[0008]通过调整第一铁电介质层和第二铁电介质层的极化状态来调整半导体表面状态，从而调节晶体管源极和漏极间的导通状态，从而区别逻辑0状态和逻辑1状态；
[0009]所述逻辑1状态为：当底栅极和顶栅极同时施加大于矫顽场的正向电压时，铁电薄膜产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，即逻辑1状态；
[0010]所述逻辑0状态为：当底栅极和顶栅极同时施加小于负矫顽场的反向电压时，铁电薄膜产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，即逻辑0状态。
[0011]进一步地，所述衬底的材质包括Si、Ge、SiC、GaN、Glass、蓝宝石及金刚石材料中的
任意一种。
[0012]进一步地，所述底栅极和顶栅极的材质包括W、Ti、Cu、Al、Pt、Mo、Ni、Ir、Ru、W2N、TiN、TaN、IrO2、RuO2、WC、TiC、MoTi、WSi2和Si3Ta5中的任意一种。
[0013]进一步地，所述第一铁电介质层和第二铁电介质层的材质包括HfO2、HfZrO
x
、HfAlO
x
、SBT、BaTiO3、Cd2Nb2O7、BiFeO3和ZnSnO3中的任意一种。
[0014]进一步地，所述氧化物半导体层的材质包括IGZO、IGTO、IZO、IGZTO和ITO中的任意一种或者两种叠层结构。
[0015]进一步地，所述源极和漏极的材质包括W、Ti、Cu、Al、Pt、Mo、Ni、W2N、TiN、TaN、TiC、MoTi、WSi2和ITO中的任意一种或者两种叠层结构。
[0016]本专利技术实施例的第二方面提供了一种具有双栅结构的铁电场效应晶体管的制备方法，所述制备方法具体包括以下步骤：
[0017]步骤S1，在衬底上制作底栅极；
[0018]步骤S2，利用原子层沉积工艺在底栅极的上方沉积形成第一铁电介质层；
[0019]步骤S3，利用磁控溅射工艺在第一铁电介质层上生长氧化物半导体层；
[0020]步骤S4，再次利用原子层沉积工艺在氧化物半导体层的上方沉积形成第二铁电介质层；
[0021]步骤S5，利用磁控溅射工艺，在第二铁电介质层上生长顶栅极；
[0022]步骤S6，对器件进行快速退火，以诱导铁电相形成；
[0023]步骤S7，利用磁控溅射工艺或者电子束热蒸发工艺在氧化物半导体层的上表面的两侧生长的源极和漏极。
[0024]本专利技术实施例的第三方面提供了一种存储芯片，包括芯片主体和上述的具有双栅结构的铁电场效应晶体管，其中，所述场效应晶体管设置于所述芯片主体上。
[0025]本专利技术实施例的第四方面提供了一种存储电路，包括电路板主体和存储芯片，其中，所述存储芯片设置于所述电路板主体上。
[0026]本专利技术实施例的第五方面提供了一种存储设备，包括外壳和存储电路，其中，所述存储设置于所述外壳上。
[0027]与现有技术相比，本专利技术的有益效果为：
[0028](1)本专利技术提供的具有双栅的铁电场效应晶体管结构通过底栅极2和顶栅极6的写入电压可以有效调控两层铁电层的极化方向，从而有效增大逻辑0状态和逻辑1状态下电场效应晶体管FeFET的阈值电压Vth差异，实现开关状态下增大的存储窗口，提升存储能力。
[0029](2)本专利技术提供的具有双栅的铁电场效应晶体管结构而双栅结构由于垂直电场可以调控沟道位置和载流子传输通道往中间靠拢，有助于减少界面处的陷阱捕获和载流子散射效应，提高载流子迁移率，降低亚阈值摆幅和提高耐久性。
附图说明
[0030]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本专利技术实施例提供的具有双栅结构的铁电场效应晶体管的结构示意图；
[0032]图2为本专利技术实施例提供的具有双栅结构的铁电场效应晶体管在写入和擦除时上下两层铁电层的极化状态；
[0033]图3为本专利技术实施例提供的具有双栅结构的铁电场效应晶体管的制备方法的流程示意图；
[0034]图4为本专利技术实施例提供的单栅结构铁电场效应晶体管与双栅结构铁电场效应晶体管的对比能带图。
[0035]图中，1
‑
衬底；2
‑
底栅极；3
‑
第一铁电介质层；4
‑
氧化物半导体层；5
‑
第二铁电介质层；6
‑
顶栅极；7
‑
源极；8
‑
漏极。
具体实施方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有双栅结构的铁电场效应晶体管，其特征在于，所述铁电场效应晶体管包括：自下而上分布的衬底(1)、底栅极(2)、第一铁电介质层(3)、氧化物半导体层(4)、第二铁电介质层(5)和顶栅极(6)；源极(7)和漏极(8)分别设置于氧化物半导体层(4)的上表面的两侧；通过调整第一铁电介质层(3)和第二铁电介质层(5)的极化状态来调整半导体表面状态，从而调节晶体管源极(7)和漏极(8)间的导通状态，从而区别逻辑0状态和逻辑1状态；所述逻辑1状态为：当底栅极(2)和顶栅极(6)同时施加大于矫顽场的正向电压时，铁电薄膜产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，即逻辑1状态；所述逻辑0状态为：当底栅极(2)和顶栅极(6)同时施加小于负矫顽场的反向电压时，铁电薄膜产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，即逻辑0状态。2.根据权利要求1所述的具有双栅结构的铁电场效应晶体管，其特征在于，所述衬底(1)的材质包括Si、Ge、SiC、GaN、Glass、蓝宝石及金刚石材料中的任意一种。3.根据权利要求1所述的具有双栅结构的铁电场效应晶体管，其特征在于，所述底栅极(2)和顶栅极(6)的材质包括W、Ti、Cu、Al、Pt、Mo、Ni、Ir、Ru、W2N、TiN、TaN、IrO2、RuO2、WC、TiC、MoTi、WSi2和Si3Ta5中的任意一种。4.根据权利要求1所述的具有双栅结构的铁电场效应晶体管，其特征在于，所述第一铁电介质层(3)和第二铁电介质层(5)的材质包括HfO2、HfZrO
x
、HfAlO
x
、SBT、BaTiO3、Cd2Nb2O7、BiFeO...

【专利技术属性】
技术研发人员：林高波，玉虓，沈荣宗，金成吉，
申请(专利权)人：之江实验室，
类型：发明
国别省市：