本发明专利技术涉及PCB设计技术，其公开了一种PCB设计方法及装置，解决现有技术中采用人工排查及铺铜挖孔方案存在的效率低、易遗漏、准确性低的问题。本发明专利技术通过程序自动执行对PCB图中器件的遍历，筛选出小型贴片器件，并对小型贴片器件上的焊盘进行遍历，判断焊盘与铺铜连接的长度是否超过规范要求，若超出，则计算焊盘所需挖孔的参数，对并挖孔的合理性进行了校验，确认铜皮宽度满足加工要求，最后根据所需挖孔的参数在该焊盘上对铺铜进行挖孔，从而减少焊盘与铺铜的连接长度，即实现对焊盘铺铜连接的自动调整。接的自动调整。接的自动调整。
【技术实现步骤摘要】
一种PCB设计方法及装置
[0001]本专利技术涉及PCB(印刷电路板)设计技术，具体涉及一种PCB设计方法及装置。
技术介绍
[0002]电子设备在PCB设计阶段，小型贴片器件焊盘与铺铜相连总和在规范要求内是保证PCB焊接良好的重要条件之一。通常，小型贴片器件焊盘与铺铜相连总和一般要求不超过焊盘周长的50％。如果超出该范围，可能会出现两种质量问题：其一，铺铜一般是一层或多层互连的大面积铜皮，回流焊时，焊盘会通过所连接的铺铜快速散热，而导致焊盘上的锡膏融化不充分形成焊接不良；其二，PCB中大多数小封装贴片器件是两个焊端的器件，例如，0402、0201封装的器件。当其中一个焊盘连接走线，另外一个焊盘连接铺铜，或者两个焊盘都连接铺铜，但两个焊盘相连总和差异较大。这时两个焊盘上的锡膏的熔化润湿速率会明显不同，这就非常容易产生偏移或立碑问题(立碑是指两个焊端的贴片器件，经过回流焊后其中一个端头离开焊盘表面，整个元件呈斜立或直立，如石碑状，又称吊桥、曼哈顿现象)导致元器件失去电气功能。
[0003]现有技术中，通常采用人工排查小型贴片器件焊盘与铺铜相连的长度是否超过焊盘周长的50％。如果超过，需要人工对铺铜进行挖孔以减少焊盘与铺铜相连的长度。
[0004]该方案存在以下缺陷：
[0005]1)由于一个PCB板上需要的小型贴片器件非常多，人工排查和挖孔调整的工作量大，耗时长，效率低下；
[0006]2)容易有遗漏，影响设计质量；
[0007]3)人工挖孔不规则，影响PCB美观；
[0008]4)可能存在挖孔不合理，挖孔后，铜皮过窄，导致板厂加工时铜皮断裂。
技术实现思路
[0009]本专利技术所要解决的技术问题是：提出一种PCB设计方法及装置，解决现有技术中采用人工排查及铺铜挖孔方案存在的效率低、易遗漏、准确性低的问题。
[0010]本专利技术解决上述技术问题采用的技术方案是：
[0011]一方面，本专利技术的实施例提供了一种PCB设计方法，包括以下步骤：
[0012]S1、遍历PCB图上的器件；
[0013]S2、判断遍历的当前器件是否为小型贴片器件，若是，则进入步骤S4，否则进入步骤S3；
[0014]S3、判断PCB图上的所有器件是否遍历完成，若是，则结束流程，否则返回步骤S1；
[0015]S4、遍历该小型贴片器件的焊盘；
[0016]S5、判断遍历的当前焊盘是否铺铜，若是，则进入步骤S7，否则进入步骤S6；
[0017]S6、判断该小型贴片器件上的所有焊盘是否遍历完成，若是，则返回步骤S1，否则返回步骤S4；
[0018]S7、判断该焊盘与铺铜连接的长度是否满足要求；若是，则返回步骤S6，否则，进入步骤S8；
[0019]S8、计算该焊盘的所需挖孔的参数，根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔，返回步骤S6。
[0020]作为进一步优化，步骤S1中，在遍历PCB图上的器件时，抓取器件的封装名称；
[0021]步骤S2中，所述判断当前器件是否为小型贴片器件，包括：通过抓取的当前器件的封装名称，在预设的配置文件中进行查询，如果能够匹配到封装名称，则判断当前器件为小型贴片器件；所述预设的配置文件中存储了全部的小型器件封装名称。
[0022]作为进一步优化，步骤S7中，所述焊盘与铺铜连接的长度的计算方法包括：
[0023]获取该焊盘与铺铜重叠区域所形成的多边形，遍历所述多边形的边，判断遍历的当前边是否与焊盘的边重叠，如果重叠，则获取该边的边长，并进行累加，所述多边形的所有边遍历完成后，其累加值即为焊盘与铺铜连接的长度。
[0024]作为进一步优化，所述判断遍历的当前边是否与焊盘的边重叠的方法包括：获取当前边的起点和终点，判断所述起点和终点是否同时在焊盘的某一条边上，若是，则判定该边与焊盘的边重叠。
[0025]作为进一步优化，步骤S7中，所述判断该焊盘与铺铜连接的长度是否满足要求，具体包括：判断该焊盘与铺铜连接的长度与焊盘周长的比值是否超过预设阈值百分比，所述预设阈值百分比根据PCB回流焊工程实践确定。
[0026]作为进一步优化，步骤S8中，所述所需挖孔的参数包括挖孔数量、挖孔中心位置和挖孔边长，计算方法具体包括：
[0027]获取该焊盘的各个顶点，检查顶点是否被铺铜所覆盖，若是，则记录该顶点，累计焊盘被铺铜覆盖的顶点总数，既为挖孔总数；
[0028]以焊盘被铺铜覆盖的顶点作为挖孔中心位置，挖孔的形状为正方形，其边长的计算方法为：
[0029]确定允许边长的最小值和最大值，将允许边长从小到大依次递增的方式代入不等式：
[0030]((焊盘与铺铜连接的长度
‑
铺铜挖孔数量
×
挖孔边长)/焊盘周长)
×
100<预设阈值百分比；
[0031]当所述不等式成立时，将当前允许边长确定为挖孔边长。
[0032]作为进一步优化，步骤S8中，在计算出当前焊盘的所需挖孔的参数后，还包括：根据所述所需挖孔的参数对挖孔的合理性进行校验，若校验通过，才按照确定的挖孔参数执行铺铜挖孔，返回步骤S6，否则，取消不合理的挖孔，重新计算所需挖孔的参数，并再次进行合理性校验。
[0033]作为进一步优化，所述根据所述所需挖孔的参数对挖孔的合理性进行校验，具体包括：
[0034]将计算出来的所需挖孔的参数对应的孔外扩预设宽度，判断外扩后的孔的4个顶点是否均在铺铜之内，若是，则合理性校验成功；否则，校验失败；所述预设宽度取自PCB板厂的铜皮宽度的加工极限值。
[0035]另一方面，本专利技术的实施例还提供了一种自动调整焊盘铺铜连接的PCB设计装置，
包括：
[0036]器件筛选单元，用于筛选出PCB图中的小型贴片器件；
[0037]检查单元，用于检查小型贴片器件的焊盘与铺铜的连接长度是否满足要求；
[0038]调整方案制定单元，用于对焊盘与铺铜的连接长度不满足要求的小型贴片器件计算出相应调整方案，所述相应调整方案包括针对焊盘所需挖孔的参数；
[0039]执行单元，用于按照计算出的相应调整方案，在目标焊盘上对铺铜进行挖孔。
[0040]作为进一步优化，该装置还包括校验单元；
[0041]所述校验单元，用于根据针对焊盘所需挖孔的参数对挖孔的合理性进行校验；
[0042]所述调整方案制定单元，还用于在挖孔的合理性校验失败时，重新计算相应调整方案。
[0043]本专利技术的有益效果是：
[0044](1)以PCB图中的器件作为遍历对象，筛选出小型贴片器件，判断其焊盘与铺铜的连接长度是否超过要求长度，如果超过要求长度，则在焊盘上对铺铜挖孔，以减少焊盘与铺铜的连接长度，整个过程通过程序自动执行，不需要人为干预，效率高，准确性高；
[0045](2)通过规范化挖孔形状和挖孔中心位置，可以确保挖孔后PCB本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种PCB设计方法，其特征在于，包括以下步骤：S1、遍历PCB图上的器件；S2、判断遍历的当前器件是否为小型贴片器件，若是，则进入步骤S4，否则进入步骤S3；S3、判断PCB图上的所有器件是否遍历完成，若是，则结束流程，否则返回步骤S1；S4、遍历该小型贴片器件的焊盘；S5、判断遍历的当前焊盘是否铺铜，若是，则进入步骤S7，否则进入步骤S6；S6、判断该小型贴片器件上的所有焊盘是否遍历完成，若是，则返回步骤S1，否则返回步骤S4；S7、判断该焊盘与铺铜连接的长度是否满足要求；若是，则返回步骤S6，否则，进入步骤S8；S8、计算该焊盘的所需挖孔的参数，根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔，返回步骤S6。2.如权利要求1所述的方法，其特征在于，步骤S1中，在遍历PCB图上的器件时，抓取器件的封装名称；步骤S2中，所述判断当前器件是否为小型贴片器件，包括：通过抓取的当前器件的封装名称，在预设的配置文件中进行查询，如果能够匹配到封装名称，则判断当前器件为小型贴片器件；所述预设的配置文件中存储了全部的小型器件封装名称。3.如权利要求1所述的方法，其特征在于，步骤S7中，所述焊盘与铺铜连接的长度的计算方法包括：获取该焊盘与铺铜重叠区域所形成的多边形，遍历所述多边形的边，判断遍历的当前边是否与焊盘的边重叠，如果重叠，则获取该边的边长，并进行累加，所述多边形的所有边遍历完成后，其累加值即为焊盘与铺铜连接的长度。4.如权利要求3所述的方法，其特征在于，所述判断遍历的当前边是否与焊盘的边重叠的方法包括：获取当前边的起点和终点，判断所述起点和终点是否同时在焊盘的某一条边上，若是，则判定该边与焊盘的边重叠。5.如权利要求1所述的方法，其特征在于，步骤S7中，所述判断该焊盘与铺铜连接的长度是否满足要求，具体包括：判断该焊盘与铺铜连接的长度与焊盘周长的比值是否超过预设阈值百分比，所述预设阈值百分比根据PCB回流焊工程实践确定。6.如权利要求5所述的方法，其特征在于，步骤S8中，所述所需挖孔的参数包括挖孔数量、挖...
【专利技术属性】
技术研发人员：王隆峰，乔志，
申请(专利权)人：迈普通信技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。