一种功率晶体管制造技术

本申请涉及一种功率晶体管，包括绝缘衬底；位于所述绝缘衬底上方的带有开口的绝缘介质层；从所述介质层开口区域外延生长形成的第一半导体层；位于所述第一半导体层以上的沟道缓冲层；位于所述沟道缓冲层以上的势垒层；位于所述势垒层上方的栅极、源极、和漏极；其中位于所述源极下方的所述第一半导体层的部分区域经掺杂形成导电场板，所述场板与所述源极通过电连接结构耦合，并且所述场板的侧边沿位于与其同侧相邻的栅极侧边沿和与其同侧相邻的漏极侧边沿之间。本申请还提供了相关的电子设备以及制备该功率晶体管的方法。备以及制备该功率晶体管的方法。备以及制备该功率晶体管的方法。

【技术实现步骤摘要】
一种功率晶体管


[0001]本申请涉及半导体
，特别地涉及一种包括绝缘衬底的功率晶体管。

技术介绍

[0002]III
‑
V半导体例如GaN功率电路得益于其高频、低电阻、低电容的特点，有极大的潜力替代硅功率电路。目前GaN器件的商业化使用已经得到初步验证，并进入快速增长阶段。目前很多GaN功率器件工艺都使用导电的(111)硅作为衬底材料。这主要考虑的是硅基GaN的成本较SiC基GaN低，而散热特性又较蓝宝石基GaN好，属于价格和性能折衷的一种选择。
[0003]但是硅基GaN存在很多问题。首先，硅基GaN中硅衬底和GaN外延层的晶格失配达到16％,大于与SiC和蓝宝石的失配。这就导致硅基GaN的缺陷密度较大，而影响器件性能。其次，Si和GaN的热失配率也是三者中最高的，达60％。这会导致硅基GaN生长时的不均匀性。最后，导电硅衬底与结晶层AlN或缓冲层之间的存在一个导电通路，该通路会导致硅基外延的击穿电压低于其他两者(在缓冲层厚度相同的情况下)。
[0004]为了缓解Si基GaN中上述的问题，常采用以下一些方法。
[0005]针对晶格失配方面：利用缓冲层外延的材料搭配优化，来减小外延层的缺陷密度，但效果有限；采用选择性外延或者横向外延(Epitaxy lateral overgrowth)，即通过介质掩膜阻挡部分衬底区域，使得外延缺陷生长转弯，而不到达外延层顶部。
[0006]针对热失配问题方面：组合使用不同的材料(AlN/AlGaN/GaN或超晶格等)，来优化生长过程中的压应力、张应力周期，而缓解热适配导致的晶圆翘曲；替换掉一大部分的Si衬底，例如使用与GaN热膨胀系数相近的陶瓷衬底。
[0007]针对衬底致漏电或击穿电压降低：增加缓冲层厚度，但会带来成本增加的坏处，和缺陷增加的风险；去掉漏极部分的Si衬底。
[0008]可见，硅基GaN存在诸多技术难点。而采用蓝宝石基GaN外延来实现功率器件的一大技术障碍是蓝宝石是绝缘衬底，器件背面接地功能缺失，导致蓝宝石基GaN器件极容易出现动态电阻(Dynamic Ron)或电流崩塌(Current collapse)问题。
[0009]图1所示为功率器件电流随电压变化的示意图，如图所示，R
DS_on
为现有功率器件静态时的导通电阻，R
’
DS_on
为现有功率器件受到应力后在动态情况下表现出来的导通电阻，其大于静态时的R
DS_on
。由于电子分布受高压电场的影响，功率器件的关态电压应力会导致器件的导通态电阻升高，有的可达数倍以上。所以，现有功率器件由于在高频工作状态下动态电阻过大，因此不适用于需要在高频状态下工作的功率电路。

技术实现思路

[0010]针对现有技术中存在的技术问题，本申请提出了一种功率晶体管，包括绝缘衬底；位于所述绝缘衬底上方的带有开口的绝缘介质层；从所述介质层开口区域外延生长形成的第一半导体层；位于所述第一半导体层以上的沟道缓冲层；位于所述沟道缓冲层以上的势垒层；位于所述势垒层上方的栅极、源极和漏极；其中位于所述源极下方的所述第一半导体
层的部分区域经掺杂形成导电场板，所述场板与所述源极通过电连接结构耦合，并且所述场板的侧边沿位于与其同侧相邻的栅极侧边沿和与其同侧相邻的漏极侧边沿之间。
[0011]特别的，所述场板的侧边沿和与其同侧相邻的漏极侧边沿之间最接近的点之间的直线距离小于等于所述与其同侧相邻的漏极侧边沿和所述与其同侧相邻栅极侧边沿之间的直线距离。
[0012]特别的，所述场板的侧边沿位于所述与其同侧相邻的漏极侧边沿和所述与其同侧相邻栅极侧边沿之间的中线位置。
[0013]特别的，所述场板侧边沿垂直沿长线和与其同侧相邻的漏极侧边沿垂直沿长线之间的距离大于所述沟道缓冲层的厚度。
[0014]特别的，所述功率晶体管还包括位于漏极下方的，位于所述漏极和所述绝缘介质层之间的隔离结构。
[0015]特别的，所述隔离结构包括金属材料或绝缘介质材料，和/或所述隔离结构包括实心或空心的结构。
[0016]特别的，所述功率晶体管还包括位于所述绝缘衬底上方的籽晶层和位于所述籽晶层上方的基础缓冲层；其中所述绝缘介质层位于所述基础缓冲层上方。
[0017]特别的，所述功率晶体管还包括位于所述场板周围的扩散阻挡层，所述沟道缓冲层位于所述扩散阻挡层上表面的上方。
[0018]特别的，所述绝缘衬底包括SiC、Al2O3、GaN、金刚石材料中的至少一种。
[0019]特别的，所述第一半导体层和/或所述沟道缓冲层包括GaN或AlGaN或AlN。
[0020]特别的，所述场板的掺杂浓度至少为10
17
。
[0021]特别的，在所述沟道缓冲层或所述基础缓冲层中间还包括一层AlN层。
[0022]本申请还提供了一种电子设备，包括如前述任一所述的功率晶体管。
[0023]本申请还提供了一种功率晶体管的制备方法，包括在绝缘衬底上方形成绝缘介质层；对所述绝缘介质层图形化，形成多个开口；在所述开口区域进行外延生长第一半导体层，并同时对所述第一半导体层进行掺杂形成导电场板；在相邻开口区域外延生长的第一半导体层彼此连接之前，停止对所述第一半导体层的掺杂；在所述第一半导体层上外延生长形成沟道缓冲层；在所述沟道缓冲层上方形成势垒层；在所述导电场板的上方形成贯穿所述势垒层和所述沟道缓冲层并与所述导电场板电连接的导电结构；在所述势垒层上方形成源极、漏极、栅极，其中所述源极与相应的导电结构电连接。
[0024]特别的，所述方法还包括在形成所述导电场板后，在所述导电场板的周围形成扩散阻挡层，并继续进行外延，形成相邻导电场板之间的未掺杂的第一半导体层。
[0025]特别的，所述方法还包括在形成所述绝缘介质层之前，在所述绝缘衬底上方形成籽晶层；在所述籽晶层上方形成基础缓冲层；在所述基础缓冲层上方形成所述绝缘介质层。
[0026]特别的，所述方法还包括在相邻场板之间的第一半导体层上方形成贯穿所述势垒层和所述沟道缓冲层并与所述绝缘介质层接触的隔离结构；其中所述漏极形成于所述隔离结构上方。
[0027]特别的，所述绝缘场板侧边沿和其同侧相邻的漏极的侧边沿之间最接近的点之间的直线距离小于等于所述与其同侧相邻的漏极和与其同侧相邻的栅极侧边沿之间的直线距离。
附图说明
[0028]下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：
[0029]图1所示为现有的绝缘衬底功率晶体管的性能示意图；
[0030]图2所示为根据本申请一个实施例的功率器件结构示意图；
[0031]图3所示为根据本申请另一个实施例的功率晶体管结构示意图；
[0032]图4所示为根据本申请一个实施例的功率晶体管的结构示意图；
[0033]图5A
‑
C所示为根据本申请不同实施例的功率晶体管局本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率晶体管，包括绝缘衬底；位于所述绝缘衬底上方的带有开口的绝缘介质层；从所述介质层开口区域外延生长形成的第一半导体层；位于所述第一半导体层以上的沟道缓冲层；位于所述沟道缓冲层以上的势垒层；以及位于所述势垒层上方的栅极、源极、和漏极；其中位于所述源极下方的所述第一半导体层的部分区域经掺杂形成导电场板，所述场板与所述源极通过电连接结构耦合，并且所述场板的侧边沿位于与其同侧相邻的栅极侧边沿和与其同侧相邻的漏极侧边沿之间。2.如权利要求1所述的功率晶体管，其中所述场板的侧边沿和与其同侧相邻的漏极侧边沿之间最接近的点之间的直线距离小于等于所述与其同侧相邻的漏极侧边沿和所述与其同侧相邻栅极侧边沿之间的直线距离。3.如权利要求2所述的功率晶体管，其中所述场板的侧边沿位于所述与其同侧相邻的漏极侧边沿和所述与其同侧相邻栅极侧边沿之间的中线位置。4.如权利要求1所述的功率晶体管，其中所述所述场板侧边沿垂直沿长线和与其同侧相邻的漏极侧边沿垂直沿长线之间的距离大于所述沟道缓冲层的厚度。5.如权利要求1或2所述的功率晶体管，还包括位于漏极下方的，位于所述漏极和所述绝缘介质层之间的隔离结构。6.如权利要求5所述的功率晶体管，其中所述隔离结构包括金属材料或绝缘介质材料，和/或所述隔离结构包括实心或空心的结构。7.如权利要求1所述的功率晶体管，还包括位于所述绝缘衬底上方的籽晶层和位于所述籽晶层上方的基础缓冲层；其中所述绝缘介质层位于所述基础缓冲层上方。8.如权利要求1所述的功率晶体管，还包括位于所述场板周围的扩散阻挡层，所述沟道缓冲层位于所述扩散阻挡层上表面的上方。9.如权利要求1所述的功率晶体管，其中所述绝缘衬底包括SiC、Al2O3、GaN、金刚石材料中的至少一种。10.如权利要求1所述的功率晶体管，其中所述第一半导体层和/或所述沟道缓...

【专利技术属性】
技术研发人员：夏令，
申请(专利权)人：顶诺微电子北京有限公司，
类型：发明
国别省市：