光耦隔离器及其封装工艺制造技术

本发明专利技术涉及一种光耦隔离器及其封装工艺，该光耦隔离器包括接收集成电路和发射集成电路；光耦隔离器的封装工艺包括在接收集成电路的底部从上至下设置有第一钝化层、第一重布线层和第二钝化层，在接收集成电路的顶部设置有第三钝化层，在第三钝化层上开孔填铜；将发射集成电路和接收集成电路粘接为一体构成光耦隔离模块，发射集成电路与接收集成电路之间设置有隔离层；在光耦隔离模块表面从上至下依次设置有第五钝化层、第二重布线层和第四钝化层。本发明专利技术可很方便的进行光耦隔离器的封装，并不需要特殊的工艺，显著降低了生产成本，实现了完全的物理隔离，具有更高的隔离性能，尺寸小，可靠性更高。可靠性更高。可靠性更高。

【技术实现步骤摘要】
光耦隔离器及其封装工艺


[0001]本专利技术涉及隔离器
，尤其是指一种光耦隔离器及其封装工艺。

技术介绍

[0002]光耦隔离电路使被隔离的两部分电路之间没有电的直接连接，主要是防止因有电的连接而引起的干扰，特别是低压的控制电路与外部高压电路之间。光耦的主要构件是发光器件和光敏器件，发光器件一般都是IRLED，而光接受器件有光敏二极管、光敏三极管、达林顿管、光集成电路等类型，在高频开关电源中，对光耦的响应速度要求很高，故一般采用响应较快的高速型，延迟时间在500nS以内。用于模拟信号或直流信号传输时，应采用线性光耦以减小失真，而传输数字开关信号时，对其线性度的要求不太严格。
[0003]传统的光耦封装工艺一般包括以下步骤：步骤一：在金属框架上固晶；步骤二：在金属框架上焊金线；步骤三：在芯片及焊线上方及四周点上硅胶；步骤四：在硅胶上方放置聚酰亚胺薄膜(Kapton Tape)；步骤五：翻转固定LED芯片的金属框架，使LED正对于下方芯片的感光区域PD(该工艺为非标准工艺，需开发定制化的机器来执行，或手动翻转，效率低，良率也低)；步骤六：注塑成型；步骤七：将输出引脚弯曲成型，上述七个步骤工艺比较复杂，其中步骤三、步骤四和步骤五均为非标准工艺，要么需要开发定制化的机器来执行该工艺，生产成本高，要么需要手动操作，工作效率低，产品良率低。
[0004]因此，迫切需要提供一种光耦隔离器及其封装工艺以克服现有技术存在的上述技术缺陷。

技术实现思路

[0005]为此，本专利技术所要解决的技术问题在于克服现有技术中存在的技术缺陷，而提出一种光耦隔离器及其封装工艺，其可以很方便的进行光耦隔离器的封装，并不需要特殊的工艺，显著降低了生产成本，并且实现了完全的物理隔离，具有更高的隔离性能，尺寸小，可靠性更高。
[0006]为解决上述技术问题，本专利技术提供了一种光耦隔离器封装工艺，该光耦隔离器包括接收集成电路和发射集成电路，所述接收集成电路包括具有光电二极管感应的接收芯片，所述发射集成电路包括光电二极管发射芯片和ASIC芯片，所述ASIC芯片连接所述光电二极管发射芯片；
[0007]所述光耦隔离器的封装工艺包括以下步骤：
[0008]S10：制作接收集成电路和发射集成电路；
[0009]S20：在接收集成电路的底部从上至下依次设置有第一钝化层、第一重布线层和第二钝化层，同时在接收集成电路的顶部设置有第三钝化层，在第三钝化层上开孔填铜，并在第三钝化层上设置第四重布线层，通过开孔填铜将光电二极管接收芯片的输出连接底部的第一重布线层；
[0010]S30：将发射集成电路倒置于接收集成电路上，并将发射集成电路和接收集成电路
粘接为一体，构成光耦隔离模块，其中所述发射集成电路与所述接收集成电路之间设置有隔离层；
[0011]S40：在所述光耦隔离模块上表面从上至下依次设置有第五钝化层、第二重布线层和第四钝化层。
[0012]在本专利技术的一个实施例中，在S10中，制作接收集成电路的方法包括：
[0013]将具有光电二极管感应的接收芯片设置于载体基板上，并进行注塑成型；
[0014]在注塑成型后去除载体基板，然后在第一注塑体上开通孔填铜。
[0015]在本专利技术的一个实施例中，在S10中，制作发射集成电路的方法包括：
[0016]将光电二极管发射芯片和ASIC芯片设置于载体基板上，并进行注塑成型；
[0017]在注塑成型后去除载体基板，然后在第二注塑体上开通孔填铜；
[0018]在光电二极管发射芯片、ASIC芯片及第二注塑体的上表面设置第六钝化5层，并在所述第六钝化层上设置第三重布线层，通过第二注塑体上的开孔填铜以及第二重布线层将光电二极管发射芯片的两极和ASIC芯片的驱动输出相连，并通过隔离层边缘的通孔填铜及第三钝化层和第一注塑体开孔填铜将ASIC芯片的输出连接底部的第一重布线层；其中隔离层边缘的通孔填铜并不影响隔离层对发射和接收的隔离性能。
[0019]0在本专利技术的一个实施例中，在S30中，通过热压的方式或其它接合方式将发射集成电路和接收集成电路粘接为一体，构成光耦隔离模块，在光耦隔离模块中，由光电二极管发射芯片发射的信号穿过所述隔离层被所述具有光电二极管感应的接收芯片接收。
[0020]在本专利技术的一个实施例中，所述发射集成电路的通孔没有穿透隔离层，5且通孔穿透了第二注塑体，将光电二极管发射芯片的两极和ASIC芯片的驱动输出相连。
[0021]在本专利技术的一个实施例中，封装多个光耦通道时，在所述隔离层、第三钝化层和第六钝化层上设置具有连通的隔断墙，通过隔断墙隔绝临近通道的光电二极管发射芯片的光线干扰。
[0022]0在本专利技术的一个实施例中，所述隔断腔填充有能够阻挡光线的有机材料。
[0023]此外，本专利技术还提供一种光耦隔离器，该光耦隔离器根据上述所述的一种光耦隔离器封装工艺制得。
[0024]本专利技术的上述技术方案相比现有技术具有以下优点：
[0025]1、本专利技术所述的一种光耦隔离器及其封装工艺，其可以很方便的进行光耦隔离器的封装，并不需要特殊的工艺，显著降低了生产成本，并且实现了完全的物理隔离，具有更高的隔离性能，尺寸小，可靠性更高；
[0026]2、本专利技术所述的一种光耦隔离器及其封装工艺，其允许一个器件内部封装一个或者多个光耦通道，通道之间可以有效的实现光线串扰的隔离。
附图说明
[0027]为了使本专利技术的内容更容易被清楚的理解，下面根据本专利技术的具体实施例并结合附图，对本专利技术作进一步详细的说明，其中
[0028]图1是本专利技术提出的一种光耦隔离器封装工艺的示意图。
[0029]图2是本专利技术提出的一种光耦隔离器的结构示意图。
[0030]图3是本专利技术提出的一种光耦隔离器的结构示意图。
[0031]图4是本专利技术光耦隔离模块采用传统封装的产品结构示意图。
[0032]其中，附图标记说明如下：1、接收集成电路；2、接收芯片；3、发射集成电路；4、光电二极管发射芯片；5、ASIC芯片；6、第一钝化层；7、第二钝化层；8、第三钝化层；9、第四钝化层；10、第五钝化层；11、第六钝化层；12、第一重布线层；13、第二重布线层；14、第三重布线层；15、第四重布线层；16、隔离层；17、第一注塑体；18、隔断墙；19、第二注塑体。
具体实施方式
[0033]下面结合附图和具体实施例对本专利技术作进一步说明，以使本领域的技术人员可以更好地理解本专利技术并能予以实施，但所举实施例不作为对本专利技术的限定。
[0034]参照图1所示，本专利技术实施例提供了一种光耦隔离器封装工艺，该光耦隔离器包括接收集成电路1和发射集成电路3，接收集成电路1包括具有光电二极管感应的接收芯片2，发射集成电路3包括光电二极管发射芯片4和ASIC芯片5，所述ASIC芯片5连接所述光电二极管发射芯片4；；其中，所述光耦隔离器的封装工艺包括以下步骤：
[0035]S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光耦隔离器封装工艺，其特征在于：该光耦隔离器包括接收集成电路和发射集成电路，所述接收集成电路包括具有光电二极管感应的接收芯片，所述发射集成电路包括光电二极管发射芯片和ASIC芯片，所述ASIC芯片连接所述光电二极管发射芯片；所述光耦隔离器的封装工艺包括以下步骤：S10：制作接收集成电路和发射集成电路；S20：在接收集成电路的底部从上至下依次设置有第一钝化层、第一重布线层和第二钝化层，同时在接收集成电路的顶部设置有第三钝化层，在第三钝化层上开孔填铜，并在第三钝化层上设置第四重布线层，通过开孔填铜将具有光电二极管感应的接收芯片的输出连接底部的第一重布线层；S30：将发射集成电路倒置于接收集成电路上，并将发射集成电路和接收集成电路粘接为一体，构成光耦隔离模块，其中所述发射集成电路与所述接收集成电路之间设置有隔离层；S40：在所述光耦隔离模块上表面从上至下依次设置有第五钝化层、第二重布线层和第四钝化层。2.根据权利要求1所述的一种光耦隔离器封装工艺，其特征在于：在S10中，制作接收集成电路的方法包括：将具有光电二极管感应的接收芯片设置于载体基板上，并进行注塑成型；在注塑成型后去除载体基板，然后在第一注塑体上开通孔填铜。3.根据权利要求2所述的一种光耦隔离器封装工艺，其特征在于：在S10中，制作发射集成电路的方法包括：将光电二极管发射芯片和ASIC芯片设置于载体基板上，并进行注...

【专利技术属性】
技术研发人员：姚玉峰，陶骞，
申请(专利权)人：莱弗利科技苏州有限公司，
类型：发明
国别省市：