本公开的实施例提供一种带隙基准电路、芯片及电子设备。该带隙基准电路包括带隙基准核心电路、电流镜像电路、电压控制电路、电流源电路、第一及第二分流电路。带隙基准核心电路生成核心电流。电流镜像电路生成核心电流的镜像电流并经由第一节点向电压控制电路提供镜像电流。电压控制电路使得第一节点的电压具有负温度系数并根据镜像电流控制第一节点的电压的温度变化率。电流源电路生成恒定电流。第一分流电路根据第三节点的电压和恒定电流生成第一分流。第二分流电路根据第一节点的电压和恒定电流生成第二分流并使得核心电流被减小第二分流的大小。第三节点的电压的温度变化率小于第一节点的电压的温度变化率从而使得第二分流具有正温度系数。二分流具有正温度系数。二分流具有正温度系数。
【技术实现步骤摘要】
带隙基准电路、芯片及电子设备
[0001]本公开的实施例涉及集成电路
，具体地，涉及带隙基准电路、芯片及电子设备。
技术介绍
[0002]带隙基准电路作为对温度变化不敏感的基准源，被广泛应用于集成电路中。在带隙基准电路内部，通过正温度系数电压/电流和负温度系数电压/电流的叠加，可以实现较低温度系数的电压/电流。然而现有的带隙基准电路内部存在非线性温度系数的电压/电流。为了实现更低温度系数的电压/电流，除了对线性温度系数项进行补偿外，还需要进行高阶曲率的温度补偿。
技术实现思路
[0003]本文中描述的实施例提供了一种带隙基准电路、芯片及电子设备。
[0004]根据本公开的第一方面，提供了一种带隙基准电路。该带隙基准电路包括：带隙基准核心电路、电流镜像电路、电压控制电路、电流源电路、第一分流电路、以及第二分流电路。其中，带隙基准核心电路被配置为：生成核心电流，并根据核心电流生成基准电压。电流镜像电路被配置为：生成核心电流的镜像电流，并经由第一节点向电压控制电路提供镜像电流。电压控制电路被配置为：使得第一节点的电压具有负温度系数，并根据镜像电流来控制第一节点的电压的温度变化率。电流源电路被配置为：生成恒定电流，并经由第二节点向第一分流电路和第二分流电路二者共同提供恒定电流。第一分流电路被配置为：根据第三节点的电压和恒定电流来生成第一分流。其中，第三节点是带隙基准核心电路内具有负温度系数的节点。第二分流电路被配置为：根据第一节点的电压和恒定电流来生成第二分流，并向带隙基准核心电路提供第二分流以使得核心电流被减小第二分流的大小。其中，第三节点的电压的温度变化率小于第一节点的电压的温度变化率，从而使得第二分流具有正温度系数。
[0005]在本公开的一些实施例中，带隙基准核心电路包括：第一晶体管至第五晶体管、第一电阻器至第四电阻器、以及运放。其中，第一晶体管的控制极耦接第二晶体管的控制极和运放的输出端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接运放的第一输入端、第一电阻器的第一端和第二电阻器的第一端。第二晶体管的第一极耦接第一电压端。第二晶体管的第二极耦接运放的第二输入端、第三电阻器的第一端以及第四晶体管的控制极和第二极。第三晶体管的控制极耦接第三晶体管的第二极和第二电阻器的第二端。第三晶体管的第一极耦接第二电压端。第四晶体管的第一极耦接第二电压端。第一电阻器的第二端耦接第二电压端。第三电阻器的第二端耦接第二电压端。第五晶体管的控制极耦接第一晶体管的控制极。第五晶体管的第一极耦接第一电压端。第五晶体管的第二极耦接第四电阻器的第一端和输出电压端。第四电阻器的第二端耦接第二电压端。其中，第三节点是运放的任意一个输入端。
[0006]在本公开的一些实施例中，电流镜像电路包括：第六晶体管。其中，第六晶体管的控制极耦接第一晶体管的控制极。第六晶体管的第一极耦接第一电压端。第六晶体管的第二极耦接第一节点。
[0007]在本公开的一些实施例中，电压控制电路包括：第七晶体管。其中，第七晶体管的控制极耦接第七晶体管的第二极。第七晶体管的第一极耦接第二电压端。
[0008]在本公开的一些实施例中，电流源电路包括：第八晶体管。其中，第八晶体管的控制极耦接第一晶体管的控制极。第八晶体管的第一极耦接第一电压端。第八晶体管的第二极耦接第二节点。
[0009]在本公开的一些实施例中，第一分流电路包括：第九晶体管。其中，第九晶体管的控制极耦接第三节点。第九晶体管的第一极耦接第二节点。
[0010]第九晶体管的第二极耦接第一节点。
[0011]在本公开的一些实施例中，第二分流电路包括：第十晶体管和第十一晶体管。其中，第十晶体管的控制极耦接第一节点。第十晶体管的第一极耦接第二节点。第十晶体管的第二极耦接运放的第二输入端。第十一晶体管的控制极耦接第一节点。第十一晶体管的第一极耦接第二节点。第十一晶体管的第二极耦接运放的第一输入端。
[0012]根据本公开的第二方面，提供了一种带隙基准电路。该带隙基准电路包括：第一晶体管至第十一晶体管、第一电阻器至第四电阻器、以及运放。其中，第一晶体管的控制极耦接第二晶体管的控制极和运放的输出端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接运放的第一输入端、第一电阻器的第一端和第二电阻器的第一端。第二晶体管的第一极耦接第一电压端。第二晶体管的第二极耦接运放的第二输入端、第三电阻器的第一端以及第四晶体管的控制极和第二极。第三晶体管的控制极耦接第三晶体管的第二极和第二电阻器的第二端。第三晶体管的第一极耦接第二电压端。第四晶体管的第一极耦接第二电压端。第一电阻器的第二端耦接第二电压端。第三电阻器的第二端耦接第二电压端。第五晶体管的控制极耦接第一晶体管的控制极。第五晶体管的第一极耦接第一电压端。第五晶体管的第二极耦接第四电阻器的第一端和输出电压端。第四电阻器的第二端耦接第二电压端。第六晶体管的控制极耦接第一晶体管的控制极。第六晶体管的第一极耦接第一电压端。第六晶体管的第二极耦接第七晶体管的控制极和第二极。第七晶体管的第一极耦接第二电压端。第八晶体管的控制极耦接第一晶体管的控制极。第八晶体管的第一极耦接第一电压端。第八晶体管的第二极耦接第九晶体管的第一极、第十晶体管的第一极和第十一晶体管的第一极。第九晶体管的控制极耦接运放的任意一个输入端。第九晶体管的第二极耦接第六晶体管的第二极。第十晶体管的控制极耦接第十一晶体管的控制极和第六晶体管的第二极。第十晶体管的第二极耦接运放的第二输入端。第十一晶体管的第二极耦接运放的第一输入端。
[0013]根据本公开的第三方面，提供了一种芯片。该芯片包括根据本公开的第一方面或第二方面所述的带隙基准电路。
[0014]根据本公开的第四方面，提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。
附图说明
[0015]为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
[0016]图1是一种带隙基准电路的示例性电路图；
[0017]图2是用于图1所示的带隙基准电路的一些信号的波形图；
[0018]图3是根据本公开的实施例的带隙基准电路的示意性框图；
[0019]图4是根据本公开的实施例的带隙基准电路的示例性电路图；以及
[0020]图5是用于图4所示的带隙基准电路的一些信号的波形图。
[0021]在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
[0022]为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。...
【技术保护点】
【技术特征摘要】
1.一种带隙基准电路，包括：带隙基准核心电路、电流镜像电路、电压控制电路、电流源电路、第一分流电路、以及第二分流电路，其中，所述带隙基准核心电路被配置为：生成核心电流，并根据核心电流生成基准电压；所述电流镜像电路被配置为：生成核心电流的镜像电流，并经由第一节点向所述电压控制电路提供所述镜像电流；所述电压控制电路被配置为：使得所述第一节点的电压具有负温度系数，并根据所述镜像电流来控制所述第一节点的电压的温度变化率；所述电流源电路被配置为：生成恒定电流，并经由第二节点向所述第一分流电路和所述第二分流电路二者共同提供所述恒定电流；所述第一分流电路被配置为：根据第三节点的电压和所述恒定电流来生成第一分流，其中，所述第三节点是所述带隙基准核心电路内具有负温度系数的节点；所述第二分流电路被配置为：根据所述第一节点的电压和所述恒定电流来生成第二分流，并向所述带隙基准核心电路提供所述第二分流以使得所述核心电流被减小所述第二分流的大小；其中，所述第三节点的电压的温度变化率小于所述第一节点的电压的温度变化率，从而使得所述第二分流具有正温度系数。2.根据权利要求1所述的带隙基准电路，其中，所述带隙基准核心电路包括：第一晶体管至第五晶体管、第一电阻器至第四电阻器、以及运放，其中，所述第一晶体管的控制极耦接第二晶体管的控制极和所述运放的输出端，所述第一晶体管的第一极耦接第一电压端，所述第一晶体管的第二极耦接所述运放的第一输入端、所述第一电阻器的第一端和第二电阻器的第一端；所述第二晶体管的第一极耦接所述第一电压端，所述第二晶体管的第二极耦接所述运放的第二输入端、第三电阻器的第一端以及第四晶体管的控制极和第二极；第三晶体管的控制极耦接所述第三晶体管的第二极和所述第二电阻器的第二端，所述第三晶体管的第一极耦接第二电压端；所述第四晶体管的第一极耦接所述第二电压端；所述第一电阻器的第二端耦接所述第二电压端；所述第三电阻器的第二端耦接所述第二电压端；所述第五晶体管的控制极耦接所述第一晶体管的所述控制极，所述第五晶体管的第一极耦接所述第一电压端，所述第五晶体管的第二极耦接所述第四电阻器的第一端和输出电压端；所述第四电阻器的第二端耦接所述第二电压端；其中，所述第三节点是所述运放的任意一个输入端。3.根据权利要求2所述的带隙基准电路，其中，所述电流镜像电路包括：第六晶体管，其中，所述第六晶体管的控制极耦接所述第一晶体管的所述控制极，所述第六晶体管的第一极耦接所述第一电压端，所述第六晶体管的第二极耦接所述第一节点。4.根据权利要求1至3中任一项所述的带隙基准电路，其中，所述电压控制电路包括：第七晶体管，
其中，所述第七晶体管的控制极耦接所述第七晶体管的第二极，所述第七晶体管的第一极耦接第二电压端。5.根据权利要求2至3中任一项所述的带隙基准电路，其中，所述电流源电路包括：第八晶体管，其中，...
【专利技术属性】
技术研发人员：吕桄甫，于翔，
申请(专利权)人：圣邦微电子苏州有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。