用于微电子系统级封装的堆叠芯片悬臂柔性层键合的方法技术方案

本发明专利技术公开了一种用于微电子系统级封装的堆叠芯片悬臂柔性层键合的方法，底层芯片（２）粘接在基板（１）上，上层芯片（３）通过银胶或合金工艺粘接在底层芯片（２），叠加的上层芯片（３）形成悬臂，上层芯片（３）的Ｉ／Ｏ焊盘（４）通过微小引线（８）与基板的引脚连接，实现ＩＣ封装互连，在键合过程中通过施加高频超声能（５）和键合压力（６）将互连焊球焊接到芯片焊盘（４）上，超声能和键合压力是通过微小焊接劈刀（９）传递能量，在所述的焊盘（４）底层与所述的上层芯片（３）之间设置一层柔性聚合物（７）。本发明专利技术减小键合过程冲击，使得多形态能量在键合界面平稳响应、界面结合充分，从而有效地提高悬臂键合的键合强度和ＳｉＰ封装可靠性。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
微电子封装对集成电路(IC)产品的体积、性能、可靠性质量、成本等都有重要影 响，IC成本的40X是用于封装的，而IC失效率中超过25X的失效因素源自封装，影响着电 子产品整机高性能微小型化发展的大趋势。随着IC向系统集成方向发展，近年来采用系统 级封装(SiP)技术思路解决IC系统集成快速进入市场，系统级封装(SiP)是在原来置放一 片裸晶的标准封装"内部"堆叠多片不同功能和不同工艺的裸晶在一起，借助金属线键合的 互连，构成一个IC系统。 目前，SiP的形式可说是千变万化，就芯片的排列方式而言，SiP可能是2D平面或是利用3D堆叠，或是多芯片封装以有效縮减封装面积，或是二者结合，这些3D封装类型中，发展最快的是叠层裸芯片封装。叠层裸芯片封装有两种叠层方式一种是金字塔式，从底层向上裸芯片尺寸越来越小；另一种是悬梁式，叠层的裸芯片尺寸一样大。 悬梁式叠层需要在悬梁上实现I/O互连键合，悬臂键合因键合过程悬臂端芯片下面处于无支撑状态，当悬臂键合施加压力、超声时，悬臂端受到压力和超声的瞬间冲击，影响悬梁键合能量的有效施加，降低键合强度，实验测试表明悬臂键合点本文档来自技高网...

【技术保护点】
一种用于微电子系统级封装的堆叠芯片悬臂柔性层键合的方法，底层芯片（２）粘接在基板（１）上，上层芯片（３）通过银胶或合金工艺粘接在底层芯片（２），叠加的上层芯片（３）形成悬臂，上层芯片（３）的Ｉ／Ｏ焊盘（４）通过微小引线（８）与基板的引脚连接，实现ＩＣ封装互连，在键合过程中通过施加高频超声能（５）和键合压力（６）将互连焊球焊接到芯片焊盘（４）上，超声能和键合压力是通过微小焊接劈刀（９）传递能量，其特征是：在所述的焊盘（４）底层与所述的上层芯片（３）之间设置一层柔性聚合物（７）。

【技术特征摘要】

【专利技术属性】
技术研发人员：李军辉，王瑞山，王福亮，隆志力，韩雷，
申请(专利权)人：中南大学，
类型：发明
国别省市：43[中国|湖南]