用于存储器装置的半频电路的经合并命令解码器制造方法及图纸

本公开涉及用于存储器装置的半频电路的经合并命令解码器。一种存储器装置包含经配置以经由多个命令地址位从主机装置接收命令的命令接口。所述存储器装置还包含经配置以接收所述命令及确定所述命令是否匹配对应于多个命令类型的位模式的经合并命令解码器。所述经合并命令解码器还经配置以响应于所述命令匹配所述位模式而断言锁存信号。所述存储器装置还包含经配置以至少部分基于所述锁存信号的断言捕获所述多个命令地址位的锁存器。断言捕获所述多个命令地址位的锁存器。断言捕获所述多个命令地址位的锁存器。

【技术实现步骤摘要】
用于存储器装置的半频电路的经合并命令解码器


[0001]本公开的实施例大体上涉及半导体装置领域。更明确来说，本公开的实施例涉及用于存储器装置的半频电路的经合并命令解码器。

技术介绍

[0002]半导体装置(例如存储器装置)利用时序与数据信号、数据选通、命令及/或其它信号的移位来执行操作。命令使用命令地址位来解码及捕获。一些存储器装置利用双周期命令，如写入(WR)及写入模式(WRP)命令，其使用将基于经解码命令在第二周期中捕获的共同地址位。在一些较新存储器装置的更高速度下，在规定时间内正确完成在第二周期中捕获这些共同地址位是具有挑战性的。此外，工艺电压温度(PVT)变化减小用于地址位的窗口，从而进一步使命令地址位的捕获复杂化。针对三维堆叠的(3DS)电路，信号可穿过线接合而增加进一步变化，因此进一步减小此窗口。换句话说，随着窗口缩减，命令地址位变得更难以捕获。在更高频率下，此捕获在至少一些存储器装置中可为不切实际或不可行的。
[0003]本公开的实施例可涉及上文陈述的问题中的一或多者。

技术实现思路

[0004]根据本公开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：命令接口，其经配置以经由多个命令地址位从主机装置接收命令；及经合并命令解码器，其经配置以：接收所述命令；确定所述命令是否匹配对应于多个命令类型的位模式；及响应于所述命令匹配所述位模式，断言锁存信号；以及锁存器，其经配置以至少部分基于所述锁存信号的断言捕获所述多个命令地址位。2.根据权利要求1所述的存储器装置，其中所述锁存器经配置以在用于接收所述命令的系统时钟的周期之后的所述系统时钟的后续周期中捕获所述多个命令地址位。3.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入命令及写入模式命令，且所述命令是写入命令。4.根据权利要求1所述的存储器装置，其中所述多个命令类型包括写入命令及写入模式命令，且所述命令是写入模式命令。5.根据权利要求1所述的存储器装置，其包括使用从系统时钟分频的第一时钟的第一管线及使用从所述系统时钟分频的第二时钟的第二管线。6.根据权利要求5所述的存储器装置，其中所述经合并命令解码器在所述第一管线中。7.根据权利要求6所述的存储器装置，其中所述第二管线包括经配置用于以下操作的第二经合并命令解码器：接收第二命令；确定所述第二命令是否匹配对应于第二多个命令类型的第二位模式；及响应于所述第二命令匹配所述第二位模式，断言第二锁存信号，其中所述锁存器经配置以至少部分基于所述第二锁存信号的断言捕获位。8.根据权利要求7所述的存储器装置，其中所述位模式与所述第二位模式匹配。9.根据权利要求7所述的存储器装置，其中所述多个命令类型包括写入及写入模式命令，且所述第二多个命令类型包括写入及写入模式命令。10.根据权利要求7所述的存储器装置，其包括：传输路径，所述传输路径经配置以沿着所述第二管线传输不在所述第二位模式中的所述第二命令的位以在所述第二多个命令类型之间进行区分。11.根据权利要求1所述的存储器装置，其包括：传输路径，所述传输路径经配置以沿着一管线传输不在所述位模式中的所述命令的位以使所述存储器装置能够在所述多个命令类型之间进行区分。12.一种存储器装置，其包括：偶数管线，其经配置以使用从系统时钟分频的偶数时钟接收从多个命令地址位捕获的偶数命令，其中所述偶数管线包括经配置用于以下操作的偶数经合并命令解码器：接收所述偶数命令；确定所述偶数命令是否匹配对应于第一多个命令类型的第一位模式；及响应于所述偶数命令匹配所述第一位模式...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：