译码驱动电路及其方法、字线译码电路及半导体存储器技术

本申请实施例提供了一种译码驱动电路及其方法、字线译码电路及半导体存储器，该译码驱动电路包括至少一个译码驱动单元，译码驱动单元包括第一级驱动电路和第二级驱动电路；其中，第一级驱动电路，用于接收使能控制信号、译码输入信号和驱动控制信号，并根据使能控制信号、驱动控制信号和译码输入信号，生成第一驱动信号和第二驱动信号；第二级驱动电路，用于根据第一驱动信号和第二驱动信号，生成目标字线驱动信号。这样，本申请实施例提供一种新的译码驱动电路，该译码驱动电路根据驱动控制信号对译码输入信号进行两级放大，不仅能够提高电路效率，而且节省电路面积，同时还能够提高DRAM的性能。DRAM的性能。DRAM的性能。

【技术实现步骤摘要】
译码驱动电路及其方法、字线译码电路及半导体存储器


[0001]本申请涉及集成电路
，尤其涉及一种译码驱动电路及其方法、字线译码电路及半导体存储器。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成，不同的存储单元需要经由字线和位线进行选中操作。然而，目前的DRAM在相关字线的电路设计不合理，导致DRAM的性能有待提高。

技术实现思路

[0003]本申请提供了一种译码驱动电路及其方法、字线译码电路及半导体存储器，能够提高效率，节省面积。
[0004]本申请的技术方案是这样实现的：
[0005]第一方面，本申请实施例提供了一种译码驱动电路，该译码驱动电路包括至少一个译码驱动单元，译码驱动单元包括第一级驱动电路和第二级驱动电路；其中，
[0006]第一级驱动电路，用于接收使能控制信号、译码输入信号和驱动控制信号，并根据使能控制信号、驱动控制信号和译码输入信号，生成第一驱动信号和第二驱动信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种译码驱动电路，其特征在于，所述译码驱动电路包括至少一个译码驱动单元，所述译码驱动单元包括第一级驱动电路和第二级驱动电路；其中，所述第一级驱动电路，用于接收使能控制信号、译码输入信号和驱动控制信号，并根据所述使能控制信号、所述驱动控制信号和所述译码输入信号，生成第一驱动信号和第二驱动信号；所述第二级驱动电路，用于根据所述第一驱动信号和所述第二驱动信号，生成目标字线驱动信号。2.根据权利要求1所述的译码驱动电路，其特征在于，所述第二级驱动电路包括第一开关管和第二开关管；所述第二级驱动电路，具体用于根据所述第一驱动信号控制所述第一开关管的工作状态，根据所述第二驱动信号控制所述第二开关管的工作状态；以及根据所述第一开关管的工作状态和所述第二开关管的工作状态，生成所述目标字线驱动信号。3.根据权利要求2所述的译码驱动电路，其特征在于，所述第二级驱动电路，具体用于在所述第一开关管处于开启状态且所述第二开关管处于关闭状态的情况下，控制所述目标字线驱动信号为第一电平状态；或者所述第二级驱动电路，具体用于在所述第一开关管处于关闭状态且所述第二开关管处于开启状态的情况下，控制所述目标字线驱动信号为第二电平状态；或者所述第二级驱动电路，具体用于在所述第一开关管处于关闭状态且所述第二开关管处于关闭状态的情况下，控制所述目标字线驱动信号为第三电平状态。4.根据权利要求3所述的译码驱动电路，其特征在于，所述第一电平状态为高电平状态，所述第二电平状态为低电平状态，所述第三电平状态为悬空Floating状态。5.根据权利要求2所述的译码驱动电路，其特征在于，所述第一开关管的第一端与所述第一级驱动电路的一输出端连接，用于接收所述第一驱动信号；所述第二开关管的第一端与所述第一级驱动电路的另一输出端连接，用于接收所述第二驱动信号；所述第一开关管的第二端与第一电源端连接，所述第二开关管的第二端与接地端连接；所述第一开关管的第三端与所述第二开关管的第三端连接，用于输出所述目标字线驱动信号。6.根据权利要求5所述的译码驱动电路，其特征在于，所述译码驱动电路还包括使能控制电路，且所述使能控制电路的输出端与所述第一级驱动电路的输入端连接；其中，所述使能控制电路，用于根据所述驱动控制信号生成所述使能控制信号。7.根据权利要求6所述的译码驱动电路，其特征在于，所述驱动控制信号包括第一驱动控制信号和第二驱动控制信号，所述第一级驱动电路包括第一控制电路和第二控制电路；其中，所述第一控制电路，用于根据所述第一驱动控制信号和所述使能控制信号对所述译码输入信号进行驱动控制，生成所述第一驱动信号；所述第二控制电路，用于根据所述第一驱动控制信号、所述第二驱动控制信号和所述使能控制信号对所述译码输入信号进行驱动控制，生成所述第二驱动信号；
其中，所述第一驱动控制信号与所述第二驱动控制信号的电平状态不同。8.根据权利要求7所述的译码驱动电路，其特征在于，所述使能控制电路包括第三开关管，所述第一控制电路包括第四开关管、第五开关管和第六开关管；其中，所述第三开关管的第一端和所述第四开关管的第一端接收所述第一驱动控制信号；所述第五开关管的第一端和所述第六开关管的第一端接收所述译码输入信号；所述第四开关管的第三端、所述第五开关管的第三端、所述第六开关管的第三端均与所述第一级驱动电路的一输出端连接，用于输出所述第一驱动信号所述第三开关管的第三端与所述第六开关管的第二端连接，所述第三开关管的第二端与接地端连接；所述第四开关管的第二端与第二电源端连接，所述第五开关管的第二端与第三电源端连接。9.根据权利要求8所述的译码驱动电路，其特征在于，所述使能控制电路还包括第七开关管和第八开关管，所述第二控制电路包括第九开关管、第十开关管、第十一开关管和第十二开关管；其中，所述第七开关管的第一端和第十二开关管的第一端接收所述第一驱动控制信号；所述第八开关管的第一端和所述第九开关管的第一端接收所述第二驱动控制信号；所述第十开关管的第一端和第十一开关管的第一端接收所述译码输入信号；所述第九开关管的第三端、所述第十开关管的第三端、所述第十一开关管的第三端、所述第十二开关管的第三端均与所述第二级驱动电路的另一输出端连接，用于输出所述第二驱动信号；所述第八开关管的第三端、所述第十开关管的第二端和所述第十二开关管的第二端连接，所述第七开关管的第三端和所述第十一开关管的第二端连接；所述第七开关管的第二端...

【专利技术属性】
技术研发人员：尚为兵，武贤君，李明浩，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：