一种半导体器件及其制造方法技术

技术编号:37492053 阅读:18 留言:0更新日期:2023-05-07 09:30
本发明专利技术公开了一种半导体器件及其制造方法,属于半导体技术领域。所述半导体器件包括:衬底,所述衬底包括有源区和隔离区;栅极氧化层,设置在所述衬底上;栅极结构,设置在所述栅极氧化层上,在所述栅极结构远离所述隔离区的一侧,所述有源区和所述隔离区界面处的栅极氧化层与所述栅极结构具有第一预设距离;源掺区,设置在所述栅极结构一侧所述有源区内;以及漏掺区,设置在所述栅极结构另一侧所述有源区内。通过本发明专利技术提供的一种半导体器件及其制造方法,提高半导体器件的良率和性能。提高半导体器件的良率和性能。提高半导体器件的良率和性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术属于半导体
,特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]在半导体芯片制造流程中,在形成栅极氧化层后,去除部分栅极氧化层的刻蚀工艺中通常采用的方式是湿法蚀刻,将去除区域的栅极氧化层刻蚀掉,湿法刻蚀的选择性高,均匀性较好,不会对材料底部造成损伤,但因其各向同性,易在栅极氧化层保留区域侧蚀严重,影响器件性能与产品良率。
[0003]在形成非对称的金属

氧化物半导体场效应晶体管(Metal

Oxide Semiconductor Field

Effect Transistor,MOS)中,例如非对称的对接器件(Butted device)中,源极端的栅极氧化层的界面横跨有源区(ActiveArea,AA)和浅沟槽隔离结构(Shallow Trench Isolation,STI),由于AA与STI之间具有高度差,在制程时栅极氧化层的侧刻严重,导致后续栅极结构与衬底产生短路,从而影响半导体器件的良率。
专利本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件,其特征在于,包括:衬底,所述衬底包括有源区和隔离区;栅极氧化层,设置在所述衬底上;栅极结构,设置在所述栅极氧化层上,在所述栅极结构远离所述隔离区的一侧,所述有源区和所述隔离区界面处的栅极氧化层与所述栅极结构具有第一预设距离;源掺区,设置在所述栅极结构一侧所述有源区内;以及漏掺区,设置在所述栅极结构另一侧所述有源区内。2.根据权利要求1所述的半导体器件,其特征在于,所述第一预设距离为0.8μm~1.1μm。3.根据权利要求1所述的半导体器件,其特征在于,在所述栅极结构远离所述隔离区的一侧,所述有源区和所述隔离区之间的栅极氧化层与所述栅极结构具有第二预设距离。4.根据权利要求3所述的半导体器件,其特征在于,所述第二预设距离为0.1μm~0.3μm。5.根据权利要求1所述的半导体器件,其特征在于,所述隔离区的形状呈“U”型或“凹”型设置。6.根据权利要求5所述的半导体器件,其特征在于,所述栅极结构在沟道宽度方向上,延伸至所述隔...

【专利技术属性】
技术研发人员:汪华杨宗凯陈信全程洋
申请(专利权)人:合肥晶合集成电路股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1