基于芯片待测设计的仿真通信方法及装置制造方法及图纸

本发明专利技术实施例公开了一种基于芯片待测设计的仿真通信方法及装置，应用于仿真测试系统，能够在仿真时使得CPU可以及时获取TestBench中stimulus组件的仿真激励信息。所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信方法包括：TestBench确定用于写入激励信息的虚拟寄存器；DUT确定其CPU中用于映射所述虚拟寄存器的地址空间；TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息；DUT获取所述激励信息时，CPU从所述地址空间中读取所述激励信息。地址空间中读取所述激励信息。地址空间中读取所述激励信息。

【技术实现步骤摘要】
基于芯片待测设计的仿真通信方法及装置


[0001]本专利技术涉及仿真测试
更具体地说，本专利技术涉及基于芯片待测设计的仿真通信方法及装置。

技术介绍

[0002]目前现有的大多数仿真技术都是通过TestBench进行激励设计，以实现与待测设计(英文全称为Design Under Test，简称DUT)之间的通信。Testbench是一种模拟实际场景的仿真模型，Testbench为DUT传递激励，且通过输入信号线、输出信号线与DUT相连，输入信号线、输出信号线分别与Testbench和DUT的软件端口相连，DUT通过输出信号线向Testbench输出逻辑验证结果，Testbench通过将接收到的逻辑验证结果与预期的逻辑验证结果进行比较，评估逻辑验证的正确性。
[0003]然而在实际仿真与验证过程中，随着待测设计复杂性的增加，DUT内部的中央处理器(英文简称为CPU)等模块直接与前端框架(例如stimulus)等组件通信的会越来越复杂，为片上系统(英文简称为SOC)中芯片待测设计的仿真验证带来了阻碍。这些阻碍主要体现在，在仿真时，片上系统中芯片待测设计的CPU无法及时获取TestBench中stimulus组件的仿真激励信息等情况。

技术实现思路

[0004]本专利技术实施例的一个目的是解决上述问题，并提供后面将说明的优点。
[0005]在一个方面，本申请实施例提供了一种基于芯片待测设计的仿真通信方法，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信方法包括：
[0006]TestBench确定用于写入激励信息的虚拟寄存器；
[0007]DUT确定其CPU中用于映射所述虚拟寄存器的地址空间；
[0008]TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息；
[0009]DUT获取所述激励信息时，CPU从所述地址空间中读取所述激励信息。在一些技术方案中，所述基于芯片待测设计的仿真通信方法，还包括：
[0010]CPU根据TestBench发出调取监控信息的请求，向所述地址空间中写入监控信息；
[0011]CPU向所述地址空间中写入监控信息后，monitor组件从所述虚拟寄存器中读取监控信息。
[0012]在又一个方面，本申请实施例提供了一种基于芯片待测设计的仿真通信方法，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；
[0013]所述仿真通信方法包括：
[0014]TestBench确定用于写入激励信息的虚拟寄存器；其中，所述虚拟寄存器映射于DUT的CPU的地址空间；
[0015]TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息，以供DUT的CPU读取。
[0016]在一些技术方案中，所述基于芯片待测设计的仿真通信方法，还包括：
[0017]TestBench发出调取监控信息的请求，以使得DUT的CPU向所述地址空间中写入监控信息。
[0018]在CPU向所述地址空间中写入所述监控信息后，TestBench的monitor组件从所述虚拟寄存器中读取监控信息。
[0019]在又一个方面，本申请实施例提供了一种基于芯片待测设计的仿真通信方法，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信方法包括：
[0020]DUT确定其CPU中用于映射TestBench的虚拟寄存器的地址空间，其中，所述虚拟寄存器用于TestBench的stimulus组件写入激励信息；
[0021]DUT获取所述激励信息时，CPU从所述地址空间中读取所述激励信息。
[0022]在一些技术方案中，基于芯片待测设计的仿真通信方法，还包括：
[0023]CPU根据TestBench发出调取监控信息的请求，向所述地址空间中写入监控信息，以供monitor组件读取。
[0024]在一些技术方案中，所述DUT确定其CPU中用于映射TestBench的虚拟寄存器的地址空间，包括：
[0025]DUT确定其CPU中用于映射所述虚拟寄存器的物理寄存器；
[0026]根据所述物理寄存器确定所述地址空间。
[0027]在又一个方面，本申请实施例提供了一种基于芯片待测设计的仿真通信装置，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信装置包括：
[0028]虚拟寄存器确定模块，用于TestBench确定用于写入激励信息的虚拟寄存器；
[0029]地址空间确定模块，用于DUT确定其CPU中用于映射所述虚拟寄存器的地址空间；
[0030]加激励模块，用于TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息；
[0031]激励获取模块，用于DUT获取所述激励信息时，CPU从所述地址空间中读取所述激励信息。
[0032]在一些技术方案中，所述的基于芯片待测设计的仿真通信装置，还包括：
[0033]监控信息写入模块，用于CPU根据TestBench发出调取监控信息的请求，向所述地址空间中写入所述监控信息；
[0034]监控信息读取模块，用于CPU向所述地址空间中写入所述监控信息后，monitor组件从所述虚拟寄存器中读取所述监控信息。
[0035]本专利技术实施例能够实现的有益效果包括：
[0036]本申请实施例的基于芯片待测设计的仿真通信方法，根据TestBench中的stimulus组件创建虚拟寄存器，并映射到DUT中物理寄存器的地址空间上，即可实现TestBench通过虚拟寄存器与stimulus组件进行通信，从而使得CPU可以及时获取TestBench中stimulus组件的仿真激励信息等情况，能够提升电路仿真验证的灵活性和可
操作性。
[0037]本专利技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本专利技术的研究和实践而为本领域的技术人员所理解。
附图说明
[0038]图1为本申请实施例的基于芯片待测设计的仿真通信方法的一个流程示意图；
[0039]图2为本申请实施例的基于芯片待测设计的仿真通信方法的一个工作原理示意图；
[0040]图3为本申请实施例的基于芯片待测设计的仿真通信方法的另一个工作原理示意图；
[0041]图4为本申请实施例的基于芯片待测设计的仿真通信方法的另一个流程示意图；
[0042]图5为本申请实施例的基于芯片待测设计的仿真通信方法的另一个流程示意图。
具体实施方式
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于芯片待测设计的仿真通信方法，其特征在于，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信方法包括：TestBench确定用于写入激励信息的虚拟寄存器；DUT确定其CPU中用于映射所述虚拟寄存器的地址空间；TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息；DUT获取所述激励信息时，CPU从所述地址空间中读取所述激励信息。2.根据权利要求1所述的基于芯片待测设计的仿真通信方法，其特征在于，还包括：CPU根据TestBench发出调取监控信息的请求，向所述地址空间中写入所述监控信息；CPU向所述地址空间中写入所述监控信息后，monitor组件从所述虚拟寄存器中读取所述监控信息。3.根据权利要求1所述的基于芯片待测设计的仿真通信方法，其特征在于，所述DUT确定其CPU中用于与所述虚拟寄存器映射的地址空间，包括：DUT确定其CPU中用于映射所述虚拟寄存器的物理寄存器；根据所述物理寄存器确定所述地址空间。4.基于芯片待测设计的仿真通信方法，其特征在于，应用于仿真测试系统，所述仿真测试系统包括TestBench和DUT，TestBench包括stimulus组件和monitor组件；所述仿真通信方法包括：TestBench确定用于写入激励信息的虚拟寄存器；其中，所述虚拟寄存器映射于DUT的CPU的地址空间；TestBench在加激励时，stimulus组件向所述虚拟寄存器中写入激励信息，以供DUT的CPU读取。5.根据权利要求4所述的基于芯片待测设计的仿真通信方法，其特征在于，还包括：TestBench发出调取监控信息的指令，以使得DUT的CPU向所述地址空间中写入监控信息；在CPU向所述地址空间中写入所述监控信息后，TestBench的monitor组件从所述虚拟寄存器中读取监控信息。6.根据...

【专利技术属性】
技术研发人员：吴岳权，
申请(专利权)人：深圳市德明利技术股份有限公司，
类型：发明
国别省市：