栅压自举开关电路制造技术

本专利属于集成电路技术领域，具体涉及一种栅压自举开关电路。一种栅压自举开关电路，包括一栅压自举电路、一采样用晶体管M10、输入端、输出端和时钟信号CLK；栅压自举电路包括晶体管M1、M2、M3、M4、M5、M6、M8、M9、M11和M12，电容C1。本专利通过对栅压自举电路的改进设计，加快了栅压自举电路输入端的采样速度，从而使得与传统的栅压自举开关电路相比，本专利具有更高的采样速度和精度。高的采样速度和精度。高的采样速度和精度。

【技术实现步骤摘要】
栅压自举开关电路


[0001]本专利属于集成电路
，具体涉及一种栅压自举开关电路。

技术介绍

[0002]模数转换器(ADC)在数模混合集成电路中起着十分重要的作用，是连接模拟信号和数字信号的纽带，所有的电路系统以及终端设备同自然界进行交互时必不可少的一部分，并且现如今，所有的电子产品都在往轻薄、便携以及可穿戴的方向发展，尤其是现在十分流行的一些植入式的用于治疗、监测疾病的生物芯片，对工作时长有着很高的要求，因而整个设备对电池续航要求较高，但是受到电池体积和容量的限制，只能通过降低芯片自身的功耗，以延长设备的工作时长。
[0003]采样保持电路作为模数转换器(ADC)电路中最重要的模块之一，位于整个模数转换器电路的最前端，将模拟信号转换为采样信号，用于后级电路进行处理，因而采样保持电路的性能对于整个模数转换器电路的性能显得尤为显著。在采样保持电路中，采样开关导通电阻的非线性因素以及沟道电荷注入等对采样精度的影响十分显著，为了降低这些影响，栅压自举开关电路孕育而生。如图1所示，是传统的栅压自举开关电路通常包括两部分，分别是采样管M0和栅压自举电路T1，采样管M0通常是NMOS管居多，采样管M0的源极接入输入信号VIN，采样管M0的漏极产生输出信号VOP，栅压自举电路T1的输入端1接入时钟信号CLK，栅压自举电路T1的输入端2和输出端3分别连接至采样管M0的源极和栅极。
[0004]低功耗、高线性度的采样开关是高精度、低功耗模数转换器设计的一个关键。因此，需要设计一种具有更高采用速度和精度的栅压自举电路，以满足现有的工作场景需求。

技术实现思路

[0005]本专利针对现有技术中缺少一种高速度和高精度采用的开关电路的技术问题，目的在于提供一种栅压自举开关电路。
[0006]一种栅压自举开关电路，包括一栅压自举电路、一采样管、输入端、输出端和时钟信号CLK；
[0007]所述采样管采用晶体管M10；
[0008]所述栅压自举电路包括晶体管M1、M2、M3、M4、M5、M6、M8、M9、M11和M12，电容C1；
[0009]M1的栅极与M2的栅极相连接并连至所述时钟信号CLK，M1的漏极与M2的漏极相连接并分别连至M5的栅极、M6的漏极，M3的漏极分别与M2的源极、C1的下极板、M6的源极，M8的源极、M9的漏极相连接，M3的栅极连至时钟信号CLK的反相信号CLKB，M4的漏极分别与C1的上极板、M5的源极相连接，M4的栅极分别与M5的漏极、M6的栅极、M8的栅极、M10的栅极、M11的源极相连接，M8的漏极与M9的源极相连接并连至M10的源极，M10的源极作为所述输入端，M10的漏极作为所述输出端，M11的漏极与M12的源极相连接，M12的栅极与M9的栅极相连接并连至所述时钟信号CLK的反相信号CLKB，M3的源极与M12的源极相连接并连至地电位，M1的源极、M4的源极与M11的栅极相连接并连至电源电位。
[0010]作为优选方案，所述晶体管M1、M4、M5和M9优选为N沟道绝缘栅双极晶体管，所述晶体管M2、M3、M6、M8、M11和M12优选为P沟道绝缘栅双极晶体管。
[0011]作为优选方案，所述栅压自举电路还包括晶体管M7，M7的栅极连至时钟信号CLK，M7的源极连至地电位，M7的漏极与M1的漏极相连接。
[0012]作为优选方案，所述晶体管M7优选为P沟道绝缘栅双极晶体管。
[0013]本专利的积极进步效果在于：本专利采用栅压自举开关电路，通过对栅压自举电路的改进设计，特别是在栅压自举电路中增加了晶体管M9和/或晶体管M7，加快了栅压自举电路输入端的采样速度，从而使得与传统的栅压自举开关电路相比，本专利具有更高的采样速度和精度。
附图说明
[0014]图1为现有技术中栅压自举开关电路的一种电路图；
[0015]图2为本专利的一种电路图；
[0016]图3为本专利的另一种电路图；
[0017]图4为对比例1的一种电路图。
具体实施方式
[0018]为了使本专利实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本专利。
[0019]参照图2和图3，一种栅压自举开关电路，包括一栅压自举电路、一采样用晶体管M10、输入端、输出端和时钟信号CLK。其中，输入端接入输入信号VIN，输出端产生输出信号VOP，时钟信号CLK的反相信号为CLKB。
[0020]栅压自举电路包括晶体管M1、M2、M3、M4、M5、M6、M8、M9、M11和M12，电容C1。其中，M1的栅极与M2的栅极相连接并连至时钟信号CLK，M1的漏极与M2的漏极相连接并分别连至M5的栅极、M6的漏极，M3的漏极分别与M2的源极、C1的下极板、M6的源极，M8的源极、M9的漏极相连接，M3的栅极连至时钟信号CLK的反相信号CLKB，M4的漏极分别与C1的上极板、M5的源极相连接，M4的栅极分别与M5的漏极、M6的栅极、M8的栅极、M10的栅极、M11的源极相连接，M8的漏极与M9的源极相连接并连至M10的源极，M10的源极作为输入端，M10的漏极作为输出端，M11的漏极与M12的源极相连接，M12的栅极与M9的栅极相连接并连至时钟信号CLK的反相信号CLKB，M3的源极与M12的源极相连接并连至地电位，M1的源极、M4的源极与M11的栅极相连接并连至电源电位。
[0021]在一些实施例中，晶体管M1、M4、M5和M9优选为N沟道绝缘栅双极晶体管，晶体管M2、M3、M6、M8、M11和M12优选为P沟道绝缘栅双极晶体管。若将上述晶体管反之设计，则需要微调整个电路即可。
[0022]在一些实施例中，参照图3，栅压自举电路还包括晶体管M7，M7的栅极连至时钟信号CLK，M7的源极连至地电位，M7的漏极与M1的漏极相连接。
[0023]在一些实施例中，晶体管M7优选为P沟道绝缘栅双极晶体管。若将晶体管M7设计为N沟道绝缘栅双极晶体管，则需要微调整个电路即可。
[0024]本专利的栅压自举开关电路有两个工作状态，分别为保持状态和采样状态。当时
钟信号CLK为低电平且CLKB为高电平时，本专利的栅压自举开关电路处于保持状态。当时钟信号CLK为高电平且CLKB为低电平时，本专利的栅压自举开关电路处于采样状态，对输入端的输入信号VIN进行采样。
[0025]当时钟信号CLK为低电平且CLKB为高电平时，本专利的栅压自举开关电路处于保持状态。晶体管M1、M3、M4、M11和M12导通，晶体管M2、M5、M6、M7、M8、M9和M10截止，导致电容C1的上极板被充电至电源电位，电容C1的下极板被复位至地电位。又由于晶体管M10截止，所以栅压自举开关电路的输出端产生的输出信号VOP电压保持不变。
[0026]当时钟信号CLK为高电平且CLKB为低电平时，本专利的栅压自举开关电路处于采样状态。输入端输入的输入信号VIN通过栅压自举开关电路进行采样。晶体管M1、M3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅压自举开关电路，包括一栅压自举电路、一采样管、输入端、输出端和时钟信号CLK；其特征在于，所述采样管采用晶体管M10；所述栅压自举电路包括晶体管M1、M2、M3、M4、M5、M6、M8、M9、M11和M12，电容C1；M1的栅极与M2的栅极相连接并连至所述时钟信号CLK，M1的漏极与M2的漏极相连接并分别连至M5的栅极、M6的漏极，M3的漏极分别与M2的源极、C1的下极板、M6的源极，M8的源极、M9的漏极相连接，M3的栅极连至所述时钟信号CLK的反相信号CLKB，M4的漏极分别与C1的上极板、M5的源极相连接，M4的栅极分别与M5的漏极、M6的栅极、M8的栅极、M10的栅极、M11的源极相连接，M8的漏极与M9的源极相连接并连至M10的源极，M10的源极作为所述输入端，M10...

【专利技术属性】
技术研发人员：解宁，王欣，陈世军，
申请(专利权)人：中国科学院上海技术物理研究所，
类型：新型
国别省市：