模数转换器制造技术

本申请涉及集成电路领域，公开一种模数转换器，包括：积分器与积分器耦合的子模数转换结构，其包括：比较器阵列以及电阻网络，比较器阵列包括2

【技术实现步骤摘要】
模数转换器


[0001]本专利技术一般涉及集成电路
，特别涉及一种模数转换器。

技术介绍

[0002]sigma
‑
delta模数转换器(ADC)广泛的应用于医疗、传感器、电池管理系统(BMS)等领域。很多应用环境是电池供电，需要低功耗。同时消费级医疗等对成本也很敏感。低阶多bit(如二阶4bit)量化的sigma
‑
delta结构能够较好的实现高精度低成本低功耗。但传统实现多bit量化的子ADC采用Flash ADC，较多的比较器数量具有较大的功耗和面积。限制了ADC整体面积和功耗的进一步减小。
[0003]高精度低功耗低成本ADC通常采用低阶多bit Sigma
‑
delta ADC。低阶采用较少的积分器个数，可以节省面积和功耗。但为了实现高精度，必须使用多bit量化。例如24bit ADC通常采用2阶4bit或者2阶5bit。实现多bit量化的子ADC需要较多的比较器个数，贡献了较大的面积和功耗。
[0004]因此，实现低成本低功耗的子ADC是本方案需要解决的问题。

技术实现思路

[0005]本说明书实施方式的目的在于提供一种模数转换器，在Flash ADC的基础上，提出了两步式分时复用比较器的结构，可以显著的减小子ADC的功耗和面积，使得sigma
‑
delta ADC整体功耗和面积可以进一步减小。
[0006]本申请公开了一种模数转换器，包括：
[0007]积分器；
[0008]与所述积分器耦合的子模数转换结构，包括：
[0009]比较器阵列，所述比较器阵列包括2
n
‑1个比较器，其中每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器；
[0010]以及
[0011]电阻网络，所述电阻网络包括串联的2
n
‑1‑
1个2R电阻，所述2
n
‑1‑
1个2R电阻中每一个2R电阻依次连接在所述2
n
‑1个比较器中相邻比较器的第二输入端之间，第一个2R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，最后一个2R电阻的一端分别通过一个2R电阻和第一控制开关以及一个R电阻和第二控制开关连接第二参考电压。
[0012]在一个优选例中，所述译码器包括2
n
‑1个锁存器，所述2
n
‑1个比较器中每一个比较器的输出端连接一个锁存器的数据端。
[0013]在一个优选例中，所述第一控制开关闭合且所述第二控制开关断开时，所述2
n
‑1个比较器中每一个比较器的输出端电压由相应的锁存器保存，在所述第二控制开关闭合且所述第一控制开关断开时，由所述2
n
‑1个比较器的输出构成偶数位以及所述2
n
‑1个锁存器的输出构成奇数位组合为2
n
位输出。
[0014]在一个优选例中，所述积分器在第一相位阶段进行采样并在第二相位阶段进行建立，所述比较器阵列完成一次比较所需的比较时间为t1，在至少所述第二相位阶段结束前的2*t1时刻时，使得所述第一控制开关闭合且所述第二控制开关断开，在所述比较器阵列完成一次比较后，使得所述第二控制开关闭合且所述第一控制开关断开。
[0015]本申请公开了一种模数转换器，包括：
[0016]积分器；
[0017]与所述积分器耦合的子模数转换结构，包括：
[0018]比较器阵列，所述比较器阵列包括2
n
‑1个比较器，其中每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器；
[0019]以及
[0020]电阻网络，所述电阻网络包括串联的2
n
‑1‑
1个2R电阻以及分别位于两端的两个0.5R电阻，所述2
n
‑1‑
1个2R电阻中每一个2R电阻依次连接在所述2
n
‑1个比较器中相邻比较器的第二输入端之间，第一个0.5R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，第二个0.5R电阻的一端分别通过一个R电阻和第一控制开关以及第二控制开关连接第二参考电压。
[0021]在一个优选例中，所述积分器在第一相位阶段进行采样并在第二相位阶段进行建立，所述比较器阵列完成一次比较所需的比较时间为t1，在至少所述第二相位阶段结束前的2*t1时刻时，使得所述第一控制开关闭合且所述第二控制开关断开，在所述比较器阵列完成一次比较后，使得所述第二控制开关闭合且所述第一控制开关断开。
[0022]本申请公开了一种模数转换器，包括：
[0023]积分器；
[0024]与所述积分器耦合的子模数转换结构，包括：
[0025]比较器阵列，所述比较器阵列包括2
n
‑1个比较器，其中每一个比较器的第一输入端均连接第一输入电压，每一个比较器的第二输入端均连接第二输入电压，每一个比较器的输出端连接译码器；
[0026]第一电阻网络，所述第一电阻网络包括串联的2
n
‑2‑
1个2R电阻、一个R电阻以及分别位于两端的两个0.5R电阻，所述2
n
‑2‑
1个2R电阻中第i个2R电阻的一端分别连接所述2i个比较器的正参考电压和所述2i
‑
1的负参考电压，所述R电阻两端并联第一控制开关，第二个0.5R电阻的一端分别通过一个R电阻和第一控制开关以及第二控制开关连接第一参考电压；以及
[0027]第二电阻网络，所述第二电阻网络包括串联的2
n
‑2‑
1个2R电阻、一个R电阻以及分别位于两端的两个0.5R电阻，所述2
n
‑2‑
1个2R电阻中第i个2R电阻的一端分别连接所述2i个比较器的负参考电压和所述2i
‑
1的正参考电压，所述R电阻两端并联第一控制开关，第一个0.5R电阻的一端连接所述第一电阻网络的第一个0.5R电阻的一端，第二个0.5R电阻的一端分别通过一个R电阻和第一控制开关以及第二控制开关连接第二参考电压。
[0028]在一个优选例中，所述译码器包括2
n
‑1个锁存器，每一个比较器的输出端连接一个锁存器的数据端。
[0029]在一个优选例中，所述第一控制开关闭合且所述第二控制开关断开时，所述2
n
‑1个比较器中每一个比较器的输出端电压由相应的锁存器保存，在所述第二控制开关闭合且所
述第一控制开关断开时，由所述2
n
‑1个比较器的输出构成偶数位以及所述2
n
‑1个锁存器的输出构成奇数位组合为2
n
位输出。
[0030]在一个优选例中，所述积分器在第一相位阶段进行采样并在第二相位阶段进行建立本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模数转换器，其特征在于，包括：积分器；与所述积分器耦合的子模数转换结构，包括：比较器阵列，所述比较器阵列包括2
n
‑1个比较器，其中每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器；以及电阻网络，所述电阻网络包括串联的2
n
‑1‑
1个2R电阻，所述2
n
‑1‑
1个2R电阻中每一个2R电阻依次连接在所述2
n
‑1个比较器中相邻比较器的第二输入端之间，第一个2R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，最后一个2R电阻的一端分别通过一个2R电阻和第一控制开关以及一个R电阻和第二控制开关连接第二参考电压。2.根据权利要求1所述的模数转换器，其特征在于，所述译码器包括2
n
‑1个锁存器，所述2
n
‑1个比较器中每一个比较器的输出端连接一个锁存器的数据端。3.根据权利要求2所述的模数转换器，其特征在于，所述第一控制开关闭合且所述第二控制开关断开时，所述2
n
‑1个比较器中每一个比较器的输出端电压由相应的锁存器保存，在所述第二控制开关闭合且所述第一控制开关断开时，由所述2
n
‑1个比较器的输出构成偶数位以及所述2
n
‑1个锁存器的输出构成奇数位组合为2
n
位输出。4.根据权利要求1所述的模数转换器，其特征在于，所述积分器在第一相位阶段进行采样并在第二相位阶段进行建立，所述比较器阵列完成一次比较所需的比较时间为t1，在至少所述第二相位阶段结束前的2*t1时刻时，使得所述第一控制开关闭合且所述第二控制开关断开，在所述比较器阵列完成一次比较后，使得所述第二控制开关闭合且所述第一控制开关断开。5.一种模数转换器，其特征在于，包括：积分器；与所述积分器耦合的子模数转换结构，包括：比较器阵列，所述比较器阵列包括2
n
‑1个比较器，其中每一个比较器的第一输入端均连接输入电压，每一个比较器的输出端连接译码器；以及电阻网络，所述电阻网络包括串联的2
n
‑1‑
1个2R电阻以及分别位于两端的两个0.5R电阻，所述2
n
‑1‑
1个2R电阻中每一个2R电阻依次连接在所述2
n
‑1个比较器中相邻比较器的第二输入端之间，第一个0.5R电阻的一端分别通过第一控制开关以及一个R电阻和第二控制开关连接第一参考电压，第二个0.5R电阻的一端分别通过一个R电阻和第一控制开关以及第二控制开关连接第二参考电压。6.根据权利要求5所述的模数转换器，其特征在于，所述积分器在第一相位阶段进行采...

【专利技术属性】
技术研发人员：徐炜罡，张俊，吴永一，
申请(专利权)人：上海类比半导体技术有限公司，
类型：发明
国别省市：