一种电阻矫正电路、方法及芯片技术

本申请提供了一种电阻矫正电路、方法及芯片，涉及芯片电阻矫正技术领域。该电阻矫正电路包括比较器、待矫正电阻以及电容，比较器、待矫正电阻以及电容均位于芯片内，待矫正电阻与电容串联后的一端连接电源，另一端接地，比较器的第一输入端连接于待矫正电阻与电容之间，比较器的第二输入端用于输入参考电压，比较器的输出端与待矫正电阻电连接；其中，待矫正电阻用于依据比较器的输出端电压进行阻值矫正，以使比较器的第一输入端的充电电压与第二输入端的电压相等。本申请提供的电阻矫正电路、方法及芯片具有节省了成本的优点。方法及芯片具有节省了成本的优点。方法及芯片具有节省了成本的优点。

【技术实现步骤摘要】
一种电阻矫正电路、方法及芯片


[0001]本申请涉及芯片电阻矫正
，具体而言，涉及一种电阻矫正电路、方法及芯片。

技术介绍

[0002]在芯片生产过程中，由于工艺的偏差，电阻会随机发生变化。而在许多很多模拟电路设计场景中，例如ADC(analog to digital converter，模拟数字转换器)，DAC(数模转换器)，SERDES(串行器与解串器)，等模拟电路中，电阻的精度影响模拟电路的性能。同时，在集成电路的设计中，如果设计不当，会对整个电路有很大的影响。
[0003]因此，在芯片生产过程中，需要对芯片内部的电阻进行矫正。目前，传统的电阻矫正电路需要在芯片外外接电阻，来矫正电阻阻值由于工艺引起的变化。然而，通过外接电阻方式实现芯片内部电阻矫正，会导致矫正电路的整体成本相对较高。
[0004]综上，现有技术中存在电阻矫正电路的成本较高的问题。

技术实现思路

[0005]本申请的目的在于提供一种电阻矫正电路、方法及芯片，以解决现有技术中存在的电阻矫正电路的成本较高的问题。
[0006]为了实现上述目的，本申请实施例采用的技术方案如下：
[0007]第一方面，本申请实施例提供了一种电阻矫正电路，所述电阻矫正电路包括比较器、待矫正电阻以及电容，所述比较器、待矫正电阻以及电容均位于芯片内，所述待矫正电阻与所述电容串联后的一端连接电源，另一端接地，所述比较器的第一输入端连接于所述待矫正电阻与所述电容之间，所述比较器的第二输入端用于输入参考电压，所述比较器的输出端与所述待矫正电阻电连接；其中，
[0008]所述待矫正电阻用于依据所述比较器的输出端电压进行阻值矫正，以使所述比较器的第一输入端的充电电压与第二输入端的电压相等。
[0009]可选地，所述第一输入端的充电电压满足于公式：
[0010]V2＝Vdd*[1
–
exp(
‑
T/RC)]；
[0011]其中，V2表示第一输入端的充电电压，Vdd表示电源电压，T表示电容充放电的开关时间，C表示电容容值，R表示待矫正电阻的阻值。
[0012]可选地，所述电阻矫正电路还包括电流开关，所述电流开关分别与所述电源、所述待矫正电阻电连接，所述电流开关用于调节流过所述待矫正电阻的电流。
[0013]可选地，所述电流开关包括开关管，所述开关管的控制端用于接收驱动信号，所述开关管的第一端、第二端分别与所述电源、所述待矫正电阻电连接，所述开关管用于依据所述驱动信号的占空比调节流过所述待矫正电阻的电流。
[0014]可选地，所述待矫正电阻包括MOS管与芯片电阻，所述MOS管与所述芯片电阻串联后的一端连接电源，另一端分别与所述电容、所述比较器的第一输入端电连接，所述MOS管
的控制端还与所述比较器的输出端电连接。
[0015]可选地，当所述MOS管为P型MOS管时，所述MOS管与所述芯片电阻串联后的另一端与所述电容、所述比较器的同相输入端电连接，所述比较器的反相输入端用于输入参考电压；
[0016]当所述MOS管为N型MOS管时，所述MOS管与所述芯片电阻串联后的另一端与所述电容、所述比较器的反相输入端电连接，所述比较器的同相输入端用于输入参考电压。
[0017]第二方面，本申请实施例还提供了一种电阻矫正方法，应用于上述的电阻矫正电路，所述方法包括：
[0018]向所述比较器的第二输入端提供参考电压；
[0019]所述比较器依据第一输入端的充电电压与第二输入端的电压大小输出的驱动电压，以通过所述驱动电压调节所述待矫正电阻的阻值，直至所述第一输入端的充电电压与第二输入端的电压相等。
[0020]可选地，所述第一输入端的充电电压满足于公式：
[0021]V2＝Vdd*[1
–
exp(
‑
T/RC)]；
[0022]其中，V2表示第一输入端的充电电压，Vdd表示电源电压，T表示电容充放电的开关时间，C表示电容容值，R表示待矫正电阻的阻值。
[0023]可选地，所述电阻矫正电路还包括电流开关，所述电流开关分别与所述电源、所述待矫正电阻电连接；所述方法还包括：
[0024]依据目标电流调节电流开关的导通频率，以调节流过所述待矫正电阻的电流。
[0025]第三方面，本申请实施例还提供了一种芯片，包括上述的电阻矫正电路。
[0026]相对于现有技术，本申请具有以下有益效果：
[0027]本申请提供了一种电阻矫正电路、方法及芯片，该电阻矫正电路包括比较器、待矫正电阻以及电容，比较器、待矫正电阻以及电容均位于芯片内，待矫正电阻与电容串联后的一端连接电源，另一端接地，比较器的第一输入端连接于待矫正电阻与电容之间，比较器的第二输入端用于输入参考电压，比较器的输出端与待矫正电阻电连接；其中，待矫正电阻用于依据比较器的输出端电压进行阻值矫正，以使比较器的第一输入端的充电电压与第二输入端的电压相等。由于本申请中比较器、待矫正电阻以及电容均位于芯片内，因此无须设置外接电阻与芯片管脚，而是通过芯片内部的RC电路在充电时的电压调节实现待矫正电阻的自矫正，进而节省了成本。
[0028]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0029]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0030]图1为现有技术中电阻矫正电路的电路示意图。
[0031]图2为现有技术中待矫正电阻的电路连接示意图。
[0032]图3为本申请实施例提供的电阻矫正电路的电路示意图。
[0033]图中：100
‑
电阻矫正电路；110
‑
比较器；120
‑
电容；130
‑
待矫正电阻；140
‑
电流开关。
具体实施方式
[0034]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0035]因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0036]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻矫正电路，其特征在于，所述电阻矫正电路包括比较器、待矫正电阻以及电容，所述比较器、待矫正电阻以及电容均位于芯片内，所述待矫正电阻与所述电容串联后的一端连接电源，另一端接地，所述比较器的第一输入端连接于所述待矫正电阻与所述电容之间，所述比较器的第二输入端用于输入参考电压，所述比较器的输出端与所述待矫正电阻电连接；其中，所述待矫正电阻用于依据所述比较器的输出端电压进行阻值矫正，以使所述比较器的第一输入端的充电电压与第二输入端的电压相等。2.如权利要求1所述的电阻矫正电路，其特征在于，所述第一输入端的充电电压满足于公式：V2＝Vdd*[1
–
exp(
‑
T/RC)]；其中，V2表示第一输入端的充电电压，Vdd表示电源电压，T表示电容充放电的开关时间，C表示电容容值，R表示待矫正电阻的阻值。3.如权利要求1所述的电阻矫正电路，其特征在于，所述电阻矫正电路还包括电流开关，所述电流开关分别与所述电源、所述待矫正电阻电连接，所述电流开关用于调节流过所述待矫正电阻的电流。4.如权利要求3所述的电阻矫正电路，其特征在于，所述电流开关包括开关管，所述开关管的控制端用于接收驱动信号，所述开关管的第一端、第二端分别与所述电源、所述待矫正电阻电连接，所述开关管用于依据所述驱动信号的占空比调节流过所述待矫正电阻的电流。5.如权利要求1所述的电阻矫正电路，其特征在于，所述待矫正电阻包括MOS管与芯片电阻，所述MOS管与所述芯片电阻串联后的一端连接电源，另一端分别与所述电容、所述比较器的第一...

【专利技术属性】
技术研发人员：林云，
申请(专利权)人：中茵微电子南京有限公司，
类型：发明
国别省市：