训练触发方法、ONFIPHY、芯片和电子设备技术

本发明专利技术涉及存储技术领域，提供一种训练触发方法、ONFI PHY、芯片和电子设备。ONFI PHY包括通信连接的信号延迟模块、第一数据通路、第二数据通路、第三数据通路和比较模块，依次通过信号延迟模块、第一数据通路、第二数据通路和第三数据通路，按照各自对应的延迟参数对NADN Flash发送的读数据探针信号进行延迟操作，分别按照第一数据通路、第二数据通路和第三数据通路经延迟操作后三个时刻采样NADN Flash发送的读数据，比较模块若基于三个时刻采样得到的数据确定有效采样窗口变化超出预设阈值则触发训练。通过监测有效采样窗口来感知环境中温度和电压的变化以快速灵敏地触发训练，确保稳定性并提升训练效率。确保稳定性并提升训练效率。确保稳定性并提升训练效率。

【技术实现步骤摘要】
训练触发方法、ONFI PHY、芯片和电子设备


[0001]本专利技术涉及存储
，具体而言，涉及一种训练触发方法、ONFI PHY、芯片和电子设备。

技术介绍

[0002]ONFI PHY是指符合ONFI(Open NAND Flash Interface)标准的PHY，即Physical Layer物理层接口模块，其是NAND Flash和SOC芯片(System On Chip，系统级芯片)中内存控制器的通信桥梁。为了保证NAND Flash的读写操作正常，通常需要调整输入方向和输出方向的延时，这个调整的过程称之为训练即training。在系统启动时需要进行一系列的初始化训练，如Read Training读训练、Write Training写训练和DCC(Duty Cycle correction)Training占空比校正训练等等。
[0003]由于初始化训练完成之后，芯片内部电压和温度会随着工作状态的变化而变化，这样会导致训练的结果偏移理想值，并且严重时还会导致读写数据错误，所以需要设定机制以触发重新进行训练。目前有采用测量周期延迟线变化幅度的方式，也有采用VT senor即电压温度传感器监控电压和温度变化的方式，但是这两种方式的监测范围有限，比如其无法感知到NADN Flash、PCB板的电压和温度变化情况；还有采用周期性重启的方式，但这会导致电压和温度变化很小时也重启，从而带来功耗损失和效率下降。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种训练触发方法、ONFI PHY、芯片和电子设备。
[0005]为了实现上述目的，本专利技术采用的技术方案如下：
[0006]第一方面，本专利技术提供一种训练触发方法，应用于ONFI PHY，所述ONFI PHY分别与内存控制器和NADN Flash通信连接，所述ONFI PHY包括通信连接的信号延迟模块、第一数据通路、第二数据通路和第三数据通路且其分别具有与训练完成后获取的有效采样窗口所匹配的初始延迟参数、第一延迟参数、第二延迟参数和第三延迟参数，所述ONFI PHY还包括比较模块且与所述第一数据通路、所述第二数据通路和所述第三数据通路通信连接，所述方法包括：
[0007]在所述NADN Flash通过所述ONFI PHY接收到所述内存控制器发送的读命令并将读数据探针信号和读数据发送给所述ONFI PHY时，所述信号延迟模块基于所述读数据探针信号获得初始时刻后，根据所述初始延迟参数对所述初始时刻进行延迟操作得到第一时刻并传输给所述第一数据通路；
[0008]所述第一数据通路根据所述第一延迟参数对所述第一时刻进行延迟操作得到第二时刻并按照所述第二时刻对所述读数据进行采样得到第一数据，且将所述第二时刻传输给所述第二数据通路；
[0009]所述第二数据通路根据所述第二延迟参数对所述第二时刻进行延迟操作得到第
三时刻并按照所述第三时刻对所述读数据进行采样得到第二数据，且将所述第三时刻传输给所述第三数据通路；
[0010]所述第三数据通路根据所述第三延迟参数对所述第三时刻进行延迟操作得到第四时刻并按照所述第四时刻对所述读数据进行采样得到第三数据；
[0011]所述比较模块获取所述第一数据、所述第二数据和所述第三数据，且若根据所述第一数据、所述第二数据和所述第三数据确定所述有效采样窗口变化超出预设阈值，则触发训练。
[0012]在可选的实施方式中，所述信号延迟模块包括多个延迟单元，所述初始延迟参数表示所述信号延迟模块中占用的延迟单元的个数；
[0013]所述信号延迟模块根据所述初始延迟参数对所述初始时刻进行延迟操作得到第一时刻，包括：
[0014]所述信号延迟模块通过全部占用的延迟单元，对所初始时刻进行延迟操作，得到所述第一时刻。
[0015]在可选的实施方式中，所述第一数据通路包括多个第一单比特延迟线，一个所述第一单比特延迟线与所述读数据中的一个比特位对应，所述第一单比特延迟线包括多个延迟单元，所述第一延迟参数表示所述第一单比特延迟线中占用的延迟单元的个数；
[0016]所述第一数据通路根据所述第一延迟参数对所述第一时刻进行延迟操作得到第二时刻并按照所述第二时刻对所述读数据进行采样得到第一数据，包括：
[0017]对于每个所述第一单比特延迟线，通过所述第一单比特延迟线中全部占用的延迟单元对所述第一时刻进行延迟操作得到所述第二时刻，并按照所述第二时刻从所述读数据中获取所述第一单比特延迟线所对应的比特位上的数据，获得每个所述第一单比特延迟线对应的数据，得到所述第一数据。
[0018]在可选的实施方式中，所述第二数据通路包括多个第二单比特延迟线，一个所述第二单比特延迟线与所述读数据中的一个比特位对应，所述第二单比特延迟线包括多个延迟单元，所述第二延迟参数表示所述第二单比特延迟线中占用的延迟单元的个数；
[0019]所述第二数据通路根据所述第二延迟参数对所述第二时刻进行延迟操作得到第三时刻并按照所述第三时刻对所述读数据进行采样得到第二数据，包括：
[0020]对于每个所述第二单比特延迟线，通过所述第二单比特延迟线中全部占用的延迟单元对所述第二时刻进行延迟操作得到所述第三时刻，并按照所述第三时刻从所述读数据中获取所述第二单比特延迟线所对应的比特位上的数据，获得每个所述第二单比特延迟线对应的数据，得到所述第二数据。
[0021]在可选的实施方式中，所述第三数据通路包括多个第三单比特延迟线，一个所述第三单比特延迟线与所述读数据中的一个比特位对应，所述第三单比特延迟线包括多个延迟单元，所述第三延迟参数表示所述第三单比特延迟线中占用的延迟单元的个数；
[0022]所述第三数据通路根据所述第三延迟参数对所述第三时刻进行延迟操作得到第四时刻并按照所述第四时刻对所述读数据进行采样得到第三数据，包括：
[0023]对于每个所述第三单比特延迟线，通过所述第三单比特延迟线中全部占用的延迟单元对所述第三时刻进行延迟操作得到所述第四时刻，并按照所述第四时刻从所述读数据中获取所述第三单比特延迟线所对应的比特位上的数据，获得每个所述第三单比特延迟线
对应的数据，得到所述第三数据。
[0024]在可选的实施方式中，所述第一数据通路还包括第一FIFO存储器且用于存储所述第一数据，所述第二数据通路还包括第二FIFO存储器且用于存储所述第二数据，所述第三数据通路还包括第三FIFO存储器且用于存储所述第三数据；
[0025]所述比较模块获取所述第一数据、所述第二数据和所述第三数据，且若根据所述第一数据、所述第二数据和所述第三数据确定所述有效采样窗口变化，则触发训练，包括：
[0026]所述比较模块分别从所述第一FIFO存储器、所述第二FIFO存储器和所述第三FIFO存储器，获取所述第一数据、所述第二数据和所述第三数据并进行比较；
[0027]若第一数据与所述第二数据不等或者所述第三数据与所述第二数据不等，判定所述有效采样窗口变本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种训练触发方法，其特征在于，应用于ONFI PHY，所述ONFI PHY分别与内存控制器和NADN Flash通信连接，所述ONFI PHY包括通信连接的信号延迟模块、第一数据通路、第二数据通路和第三数据通路且其分别具有与训练完成后获取的有效采样窗口所匹配的初始延迟参数、第一延迟参数、第二延迟参数和第三延迟参数，所述ONFI PHY还包括比较模块且与所述第一数据通路、所述第二数据通路和所述第三数据通路通信连接，所述方法包括：在所述NADN Flash通过所述ONFI PHY接收到所述内存控制器发送的读命令并将读数据探针信号和读数据发送给所述ONFI PHY时，所述信号延迟模块基于所述读数据探针信号获得初始时刻后，根据所述初始延迟参数对所述初始时刻进行延迟操作得到第一时刻并传输给所述第一数据通路；所述第一数据通路根据所述第一延迟参数对所述第一时刻进行延迟操作得到第二时刻并按照所述第二时刻对所述读数据进行采样得到第一数据，且将所述第二时刻传输给所述第二数据通路；所述第二数据通路根据所述第二延迟参数对所述第二时刻进行延迟操作得到第三时刻并按照所述第三时刻对所述读数据进行采样得到第二数据，且将所述第三时刻传输给所述第三数据通路；所述第三数据通路根据所述第三延迟参数对所述第三时刻进行延迟操作得到第四时刻并按照所述第四时刻对所述读数据进行采样得到第三数据；所述比较模块获取所述第一数据、所述第二数据和所述第三数据，且若根据所述第一数据、所述第二数据和所述第三数据确定所述有效采样窗口变化超出预设阈值，则触发训练。2.根据权利要求1所述的方法，其特征在于，所述信号延迟模块包括多个延迟单元，所述初始延迟参数表示所述信号延迟模块中占用的延迟单元的个数；所述信号延迟模块根据所述初始延迟参数对所述初始时刻进行延迟操作得到第一时刻，包括：所述信号延迟模块通过全部占用的延迟单元，对所初始时刻进行延迟5操作，得到所述第一时刻。3.根据权利要求1所述的方法，其特征在于，所述第一数据通路包括多个第一单比特延迟线，一个所述第一单比特延迟线与所述读数据中的一个比特位对应，所述第一单比特延迟线包括多个延迟单元，所述第一延迟参数表示所述第一单比特延迟线中占用的延迟单元的个数；0所述第一数据通路根据所述第一延迟参数对所述第一时刻进行延迟操作得到第二时刻并按照所述第二时刻对所述读数据进行采样得到第一数据，包括：对于每个所述第一单比特延迟线，通过所述第一单比特延迟线中全部占用的延迟单元对所述第一时刻进行延迟操作得到所述第二时刻，并按照5所述第二时刻从所述读数据中获取所述第一单比特延迟线所对应的比特位上的数据，获得每个所述第一单比特延迟线对应的数据，得到所述第一数据。4.根据权利要求1所述的方法，其特征在于，所述第二数据通路包括多个第二单比特延迟线，一个所述第二单比特延迟线与所述读数据中的一个0比特位对应，所述第二单比特延迟线包括多个延迟单元，所述第二延迟参数表示所述第二单比特延迟线中占用的延迟单元
的个数；所述第二数据通路根据所述第二延迟参数对所述第二时刻进行延迟操作得到第三时刻并按照所述第三时刻对所述读数据进行采样得到第二数据，包括：5对于每个所述第二单比特延迟线，通过所述第二单比特延迟线中全部占用的延迟单元对所述第二时刻进行延迟操作得到所述第三时刻，并按照所述第三时刻从所述读数据中获取所述第二单比特延迟线所对应的比特位上的数据，获得每个所述第二单比特延迟线对应的数据，得到所述第二数据。5.根据权利要求1所述的方法，其特征在于，所述第三数据通路包括多...

【专利技术属性】
技术研发人员：钟汝刚，刘小威，
申请(专利权)人：中茵微电子南京有限公司，
类型：发明
国别省市：