抑制存储器电磁波辐射的装置制造方法及图纸

一种抑制存储器电磁波辐射的装置，包含：基板、插槽、盖体、多个第一导体。插槽位于基板上，并设有槽体及多个支架，其中，槽体用以插置存储器，多个支架位于槽体的两端而夹持存储器。多个第一导体位于盖体上，并当基板置于盖体上时，多个第一导体分别抵压插槽的多个支架而连接盖体与多个支架，由此破坏宽带强电磁波能量造成的机壳共振效应，达到减少电磁辐射的目的，并可有效减少加工工时、降低加工成本，解决现有技术因加工人员疏忽而造成短路的问题，有效提升产品合格率。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种抑制电磁波辐射的装置，特别涉及一种抑制存储器 电磁波辐射的装置。
技术介绍
随着电子信息工业的蓬勃发展，各种电子信息产品的使用日益普遍，电 子信息产品在轻、薄、短、小的发展趋势下，内部各系统间存在着不需要的 电压或电流而产生大量宽频杂讯，严重地影响各装置功能， 一般称此现象为电磁干扰(Electromagnetic Interference, EMI)。因此，世界各国陆续实施 电磁相容(Electromagnetic Compatibility, EMC)管制，对许多电机电子、 工业科学、通讯、医疗等产品，皆制订电磁干扰的规范，由此保障电子信息 产品等的电磁干扰波不会影响其他的产品运行，同时也具备足够抵抗外界干 扰的能力，从而能在适当电磁环境下运行。在笔记本电脑的电磁相容(EMC)设计中，常见问题之一是电磁相容 (EMC)测试时，对存储器快速频繁读写造成在接近1GHz的高频区产生强 烈的电磁波辐射，尤其是电脑操作系统改用Vista后，对存储器速度与容量 的要求大幅提高，更加凸显此问题的严重性。为了解决电磁波辐射的问题， 通常的解决方案是对DDR power添加去耦合电容，但此方案效果相当有限。 另一解决方案如图1所示，以铝箔Al包覆存储器A2及其两侧的金属支架 A3，同时包覆接地螺丝孔A4，此解决方案的效果虽然相对于前述方案较佳， 但其加工贴附相当困难，不仅耗费大量工时，并且于贴附过程中易因加工人 员疏忽而造成短路。因此，如何提供一个改良的加工方案，避免存储器快速频繁读写造成电 磁波辐射的问题，并解决现有技术加工困难、耗费工时的问题，是一个刻不 容缓的待解决课题。
技术实现思路
有鉴于此，本技术的目的在于提供一种抑制存储器电磁波辐射的装 置，以相比于现有技术具有减少电磁辐射、加工容易、节约工时的优点。为此，本技术提出一种抑制存储器电磁波辐射的装置，包含基板、 插槽、盖体、多个第一导体。插槽位于基板上，并设有槽体及多个支架，槽 体用以插置存储器，多个支架位于槽体的两端以夹持存储器。多个第一导体 位于盖体上，并当基板置于盖体上时，多个第一导体分别抵压插槽的多个支 架从而连接盖体与多个支架。本技术还提出一种抑制存储器电磁波辐射的装置，包含盖体、基 板、插槽、多个第二导体。插槽位于基板上，并设有槽体及多个支架，槽体 用以插置存储器，多个支架位于槽体的两端以夹持存储器。多个第二导体位 于支架上，并当基板置于盖体上时，多个第二导体抵压盖体从而连接盖体与 多个支架。本技术再提出一种抑制存储器电磁波辐射的装置，包含盖体、多 个第一导体、基板、插槽、多个第二导体。多个第一导体位于盖体上。插槽 位于基板上，并设有槽体及多个支架，槽体用以插置存储器，多个支架位于 槽体的两端以夹持存储器，并于多个支架上设置多个第二导体。当基板置于 盖体上时，多个第一导体抵压多个第二导体从而连接盖体与多个支架。本技术的有益技术效果在于，以第一导体、第二导体中的至少一个 连接位于基板上的支架与盖体，由此破坏宽带强电磁波能量造成的机壳共振 效应，达到减少电磁辐射的目的，并解决现有技术加工困难、耗费工时的问 题。以下在实施方式中详细叙述本技术的详细特征以及优点，其内容足 以使任何本领域技术人员了解本技术的
技术实现思路
并据此实施，且根据本 说明书所揭露的内容、申请范围及附图，任何本领域技术人员可轻易地理解 本技术相关的目的及优点。附图说明图1为现有技术以铝箔包覆存储器及金属支架的示意图。 图2为本技术第一实施例的外观示意图。图3为本技术第一 图4A为本技术第 图4B为本技术第 图5A为本技术第 图5B为本技术第 图6A为本技术第 图6B为本技术第 其中，附图标i 10基板 21槽体 221夹持部 31定位肋 50第二导体 Al铝箔 A3金属支架-实施例的盖体于另一视角的示意图。 一实施例于组装时的剖面示意图(一) 一实施例于组装时的剖面示意图(二) 二实施例于组装时的剖面示意图(一) 二实施例于组装时的剖面示意图(二) 三实施例于组装时的剖面示意图(一) 三实施例于组装时的剖面示意图(二) 下20插槽 22支架 30盖体 40第一导体 80存储器 A2存储器 A4接地螺丝孔具体实施方式参照图2 、图3 、图4A及图4B所示，其示出本技术的第一实施例。本技术的抑制存储器电磁波辐射的装置，包含基板IO、插槽20、 盖体30、多个第一导体40。基板10可为印刷电路板(Printed Circuit Board, PCB)或软性印刷电路 板(Flexible Printed Circuit, FPC)，并于基板10上设置有相关线路，并布 设有电子元件、连接器等元件。插槽20位于基板10上，主要由槽体21与多个支架22组成，其中，多 个支架22同向设置于槽体21的两端，且支架22上设有夹持部221,在此， 多个支架22可以金属材料制成，但本技术非以此为限，也可依实际需 求改以其他适当材料制成。盖体30用以装设基板10，可由金属材料制成，但本技术不限于此， 也可依实际设计或结构需求改用塑胶或其他适合的材料制成。此外，盖体30 上可设有多个定位肋31，且多个定位肋31可排列成多个矩形框体。多个第一导体40位于盖体30的多个定位肋31之间，即设置于多个定 位肋31所排列成的矩形框体内从而对应于位于基板10上的多个支架22，在 此，第一导体40较佳地可为导电泡棉(Conductive Shielding Gasket)，但本 技术非以此为限，也可为导电金属箔(Metal Foil)或其他导体。于前述说明中，多个定位肋31可排列成多个矩形框体仅为举例说明， 也可平行设置从而将第一导体40设置于两个定位肋31之间，或是将多个定 位肋31排列成多个多边形框体，并将第一导体40设置于多边形框体内。组装时将存储器80插置于插槽20的槽体21内，并以支架22的夹持部 221夹持存储器80，使存储器80定位于槽体21内而不会脱出。随后将基板 10装设置于盖体30上，使对应多个支架22的多个第一导体40可抵压多个 支架22，通过连接盖体30与基板10上的多个支架22，破坏宽带强电磁波 能量造成的机壳共振效应，以减少存储器快速频繁读写所造成的电磁辐射。请参照图5A与图5B所示，其示出本技术的第二实施例。第二实施 例与第一实施例最大不同之处在于盖体30上不装设多个第一导体40，而是 于每一个支架22上分别设置第二导体50。当存储器80插置于插槽20的槽 体21内，并将基板10装设于盖体30上时，支架22上的第二导体50直接 抵压盖体30，由此连接盖体30与基板10上的多个支架22从而达到减少电 磁辐射的目的。请参照图6A与图6B所示，其示出本技术的第三实施例。在本实施 例中，盖体30上设有多个定位肋31，且多个定位肋31可排列成多个矩形框 体，并将多个第一导体40装设于多个定位肋31所排列成的矩形框体内，而 基板10上的多个支架22设置多个第二导体50，且多个第二导体50可对应 于多个第一导体40。当存储器80插置于插槽20的槽体21内，并将基板IO 装设于盖体30上时，本文档来自技高网...

【技术保护点】
一种抑制存储器电磁波辐射的装置，其特征在于，包含：　一基板；　一插槽，位于该基板上，包含一槽体及多个支架，该槽体中能插置一存储器，所述多个支架位于该槽体的两端而夹持该存储器；　一盖体；及　多个导体，位于该盖体上，在该 基板置于该盖体上时，所述多个导体抵压该插槽的所述多个支架而连接该盖体与所述多个支架。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈烽，
申请(专利权)人：微星科技股份有限公司，微盟电子昆山有限公司，
类型：实用新型
国别省市：71[中国|台湾]