一种管脚电平控制方法、系统、设备及存储介质技术方案

本发明专利技术公开了一种管脚电平控制方法、系统、设备及存储介质，其中，所述管脚电平控制方法包括获取配置信息，根据所述配置信息进行信息配置；采集各管脚的电平输出状态，根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；若完成信息配置，则根据所述配置信息中预设的逻辑代码控制各管脚的电平状态。利用本发明专利技术公开的一种管脚电平控制方法、系统、设备及存储介质，不需要提前针对某个管脚电平做特别的强上下拉电阻，简化了设计的复杂度，进一步降低了调试和后期维护的成本。试和后期维护的成本。试和后期维护的成本。

【技术实现步骤摘要】
一种管脚电平控制方法、系统、设备及存储介质


[0001]本专利技术属于集成电路
，具体涉及一种管脚电平控制方法、系统、设备及存储介质。

技术介绍

[0002]可编程逻辑器件(ProgramableLogicDevice，PLD)是数字系统设计的主要硬件平台，用户通过硬件描述语言和相关电子设计自动化软件对其编程和配置，CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、保密性强等优点，已成为电子产品不可缺少的组成部分，因此被广泛应用于产品的原型设计和产品生产之中。
[0003]现有技术中可编程逻辑器件在利用JTAG(JointTestActionGroup,联合测试工作组)升级配置时，当进入到升级配置过程中，管脚电平状态无法保持会回到出厂默认状态，有的会回到厂家预设的高电平状态，有的会回到厂家预设的低电平状态，存在复位异常等问题，设计者不得不在硬件上增加强上下拉电阻来维持配置过程中各管脚的电平状态，这无疑增加了硬件设计的复杂程度和成本，因此如何在升级配置过程中维持各管脚电平状态，是一个亟待解决的问题。

技术实现思路

[0004]本专利技术提供了一种管脚电平控制方法、系统、设备及存储介质，用以解决如何在升级配置过程中维持各管脚电平状态的问题。
[0005]为了解决上述技术问题，本专利技术提供了一种管脚电平控制方法，包括：
[0006]获取配置信息，根据所述配置信息进行信息配置；
[0007]采集各管脚的电平输出状态，根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；
[0008]判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；
[0009]若完成信息配置，则根据所述配置信息中预设的逻辑代码控制各管脚的电平状态。
[0010]进一步地，所述方法应用于处理器和挂接在所述处理器上的可编程逻辑器件，其特征在于，所述获取配置信息，根据所述配置信息进行信息匹配包括：
[0011]所述处理器通过配置总线获取挂接在所述处理器上的可编程逻辑器件的配置信息，将所述配置信息通过所述配置总线写入所述处理器进行信息配置。
[0012]进一步地，所述采集各管脚的电平状态，包括：
[0013]所述可编程逻辑器件根据所述处理器通过JTAG接口发送的配置控制指令进入配置控制模式，所述处理器通过JTAG接口进行边界扫描，将所述各管脚的电平输出状态采集到所述处理器的边界扫描寄存器中。
[0014]进一步地，所述根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平，包括：
[0015]所述边界扫描寄存器根据获取得到的所述电平输出状态，在信息配置过程中维持所述可编程逻辑器件的各管脚电平。
[0016]进一步地，所述判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中驱动各管脚电平，包括：
[0017]所述可编程逻辑器件根据所述处理器通过JTAG接口发送的复位指令，进入复位模式；
[0018]所述处理器判断所述可编程逻辑器件是否完成信息配置，若未完成信息配置，则所述边界扫描寄存器继续根据获取得到的所述电平输出状态，在信息配置过程中维持所述可编程逻辑器件的各管脚电平。
[0019]进一步地，所述若完成信息配置，则根据所述配置信息中预设的逻辑代码控制各管脚的电平状态，包括：
[0020]所述处理器判断所述可编程逻辑器件是否完成信息配置，若完成信息配置，
[0021]则所述可编程逻辑器件根据所述处理器通过JTAG接口发送的退出复位指令退出所述复位模式，再根据所述处理器通过JTAG接口发送的退出配置控制指令退出配置控制模式，由所述配置信息中预设的逻辑代码继续控制所述可编程逻辑器件的各管脚的电平状态。
[0022]进一步地，所述处理器为装设有JTAG线缆的计算机，或微处理器芯片；
[0023]所述可编程逻辑器件为现场可编程的门阵列FPGA，或复杂可编程逻辑器件CPLD。
[0024]本专利技术还提供了一种管脚电平控制系统，所述系统包括配置信息获取模块、管脚电平驱动模块、配置信息判断模块；
[0025]所述配置信息获取模块用于获取配置信息，根据所述配置信息进行信息配置；
[0026]所述管脚电平驱动模块用于采集各管脚的电平输出状态，根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；
[0027]所述配置信息判断模块用于判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；
[0028]若完成信息配置，则根据所述配置信息中预设的逻辑代码控制各管脚的电平状态。
[0029]本专利技术还提供了一种管脚电平控制设备，包括处理器和存储器，其中：
[0030]所述存储器用于存储计算机程序；
[0031]所述处理器用于读取所述存储器中的计算机程序，并执行上述任一管脚电平控制方法的步骤。
[0032]本专利技术还提供了一种计算机可读存储介质，其上存储有可读的计算机程序，该程序被处理器执行时实现如上述任一管脚电平控制方法的步骤。
[0033]本专利技术提供的一种管脚电平控制方法、系统、设备及存储介质，可编程逻辑器件在利用JTAG进行升级配置时，利用可编程逻辑器件的JTAG接口的边界扫描寄存器，在信息配置前将管脚的电平状态采样到边界扫描寄存器，在升级配置过程中由边界扫描寄存器按照获取的电平状态继续维持配置前的电平状态，当升级配置结束后，再根据设计者的逻辑代
码驱动各管脚的电平状态，设计时不需要提前针对某个管脚电平做特别的强上下拉电阻，简化了设计的复杂度，进一步降低了调试和后期维护的成本。
附图说明
[0034]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一部分实施例，而不是全部的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，根据这些附图获得的其他的附图，都属于本申请保护的范围。
[0035]图1是本专利技术实施例提供的一种管脚电平控制方法的流程图；
[0036]图2是本专利技术实施例提供的一种管脚电平控制方法中进入及退出复位模式的流程图；
[0037]图3是本专利技术实施例提供的一种管脚电平控制系统的结构示意图；
[0038]图4是本专利技术实施例提供的一种管脚电平控制设备的结构示意图；
[0039]图5是本专利技术实施例提供的一种计算机可读存储介质的结构示意图。
具体实施方式
[0040]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本专利技术作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0041]为了使本揭示内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种管脚电平控制方法，其特征在于，包括以下步骤：获取配置信息，根据所述配置信息进行信息配置；采集各管脚的电平输出状态，根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平；若完成信息配置，则根据所述配置信息中预设的逻辑代码控制各管脚的电平状态。2.如权利要求1所述的一种管脚电平控制方法，所述方法应用于处理器和挂接在所述处理器上的可编程逻辑器件，其特征在于，所述获取配置信息，根据所述配置信息进行信息匹配，包括：所述处理器通过配置总线获取挂接在所述处理器上的可编程逻辑器件的配置信息，将所述配置信息通过所述配置总线写入所述处理器进行信息配置。3.如权利要求2所述的一种管脚电平控制方法，其特征在于，所述采集各管脚的电平状态，包括：所述可编程逻辑器件根据所述处理器通过JTAG接口发送的配置控制指令进入配置控制模式，所述处理器通过JTAG接口进行边界扫描，将所述各管脚的电平输出状态采集到所述处理器的边界扫描寄存器中。4.如权利要求3所述的一种管脚电平控制方法，其特征在于，所述根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平，包括：所述边界扫描寄存器根据获取得到的所述电平输出状态，在信息配置过程中维持所述可编程逻辑器件的各管脚电平。5.如权利要求3所述的一种管脚电平控制方法，其特征在于，所述判断是否完成信息配置，若未完成信息配置，则继续根据获取得到的所述电平输出状态在信息配置过程中维持各管脚电平，包括：所述可编程逻辑器件根据所述处理器通过JTAG接口发送的复位指令，进入复位模式；所述处理器判断所述可编程逻辑器件是否完成信息配置，若未完成信息配置，则所述边界扫描寄存器继续根据获取得到的所述电平输...

【专利技术属性】
技术研发人员：邱枫，包朝伟，张旭华，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：