【技术实现步骤摘要】
【国外来华专利技术】用于生成同步射频输出信号的控制单元、射频功率发生器和方法
[0001]本专利技术总体涉及生成例如用于驱动等离子体处理系统的多个同步射频(RF)信号,每个同步RF信号具有相应的输出频率、相位和幅度。特别地,本专利技术涉及用于生成多个同步射频信号的控制单元、射频功率发生器和方法,每个同步射频信号具有相应的输出频率、相位和幅度。此外,本专利技术涉及至少两个这样的射频功率发生器的布置。
技术介绍
[0002]通过使用设置所需的输出频率的数字频率调谐信息从固定频率系统时钟通过数字装置(例如所谓的波形发生器)生成任意模拟波形的基本原理在本领域中是公知的。然后,重构滤波器之后的数模转换器将所得到的数字序列转换为预期的模拟波形。
[0003]例如,US2010/0164561A1描述了用于生成射频信号的例子。
[0004]US2013/0170512A1描述了用于高功率RF功率组合器的多个锁相环,其中通过每个相应的锁相环生成一个相应的射频输出信号,这意味着对于每个单独的RF输出信号需要一个锁相环。因此,可扩展性相当有限,或者至少就高的设计和制造复杂性、高的操作复杂性而言需要高度努力来将各个RF输出信号在例如所需的公差内保持同步(参见噪声或热漂移),需要大量电子组件、高成本等。
[0005]因此,需要分别用于生成通过改进的性能来区分的多个同步射频信号的控制单元、射频功率发生器和方法,其中,尤其基于可扩展性的质量、操作稳健性、频率精度、应用灵活性、制造简易性和成本来评估性能。
技术实现思路
[00 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于生成多个同步射频(RF)输出信号(RF
out,i
)的控制单元(2、21),所述多个同步射频(RF)输出信号(RF
out,i
)各自具有相应的输出频率(f
i
)、相位(Φ
i
)和幅度(A
i
),所述控制单元(2、21)包括:信号比较器(3),所述信号比较器被配置为将具有参考频率(f
ref
)和参考相位(Φ
ref
)的参考信号(4)与具有反馈频率(f
PLL
)和反馈相位(Φ
PLL
)的反馈信号(5)进行比较,并且被配置为生成表示所述参考信号(4)和所述反馈信号(5)之间的差异的误差信号(6、6
’
);以及数据处理单元(7),所述数据处理单元接收由所述信号比较器(3)生成的所述误差信号(6、6
’
)作为输入信号,并根据所述误差信号(6、6
’
)输出多个波形调谐信号(FTW
PLL
、FTW
i
),其特征在于,多个波形发生器(DDS
PLL
、DDS
i
)各自接收由所述数据处理单元(7)输出的所述多个波形调谐信号(FTW
PLL
、FTW
i
)中的至少一个,其中每个波形发生器(DDS
PLL
、DDS
i
)根据接收到的相应的波形调谐信号(FTW
PLL
、FTW
i
)生成时间相关的幅度信号(A
PLL
(t)、A
i
(t)),其中所生成的多个幅度信号(A
PLL
(t)、A
i
(t))中的一个预定的幅度信号(A
PLL
(t))表示输入到所述信号比较器(3)的所述反馈信号(5),其他幅度信号(A
i
(t))表示要生成的相应的射频(RF)输出信号(RF
out,i
);并且其中所述数据处理单元(7)被配置为:既调整与表示所述反馈信号(5)的所述一个预定的幅度信号(A
PLL
(t))相对应的所述波形调谐信号(FTW
PLL
)以便使所述误差信号(6、6
’
)最小化,又基于表示所述反馈信号(5)的所述预定的幅度信号(A
PLL
(t))的调整后的波形调谐信号(FTW
PLL
)而调整与表示所述射频(RF)输出信号(RF
out,i
)的所述其他幅度信号(A
i
(t))相对应的所述其他波形调谐信号(FTW
i
)。2.根据权利要求1所述的控制单元,其中,所述信号比较器(3)被配置为:比较所述参考信号(4)与所述反馈信号(5)的相位差和频率差中的至少一种,其中所述误差信号(6、6
’
)表示所述相位差和所述频率差中的至少一种。3.根据权利要求1所述的控制单元,其中,所述信号比较器(3)是相位鉴别器(PD)、相位
‑
频率鉴别器(PFD)、混频器和计数器中的至少一种。4.根据权利要求1所述的控制单元,其中,所述参考信号(4)包括精密晶体振荡器信号、烘箱控制型晶体振荡器(OCXO)信号、原子钟信号、与原子钟同步的高精度振荡器信号、以及由RF发生器(30)生成的公共激励器(CEX)信号中的一个。5.根据权利要求1所述的控制单元,还包括被配置为生成所述参考信号(4)的参考信号源(8)。6.根据权利要求1所述的控制单元,还包括环路滤波器(9)和模数转换器(ADC)的串联连接,所述模数转换器(ADC)被配置并且被布置为:从所述信号比较器(3)生成所述误差信号(6)的数字表示(6
’
),并且将所述误差信号(6
’
)的所述数字表示馈送到所述数据处理单元(7),其中所述数据处理单元(7)是数字数据处理单元,所述数字数据处理单元将多个数字波形调谐字(FTW
PLL
、FTW
i
)以所述波形调谐信号的形式输出作为所述多个波形发生器(DDS
PLL
、DDS
i
)的输入。7.根据前述权利要求所述的控制单元,其中,所述波形调谐字(FTW
PLL
、FTW
i
)包括频率信息、相位信息、以及用于生成所述时间相关的幅度信号(A
PLL
(t)、A
i
(t))的幅度信息中的至少一种。
8.根据权利要求6所述的控制单元,其中,所述波形发生器(DDS
PLL
、DDS
i
)中的每一个都包括直接数字合成(DDS)核心,所述直接数字合成(DDS)核心生成表示数字幅度值的位流,所述数字幅度值构成相应的时间相关的幅度信号(A
PLL
(t)、A
i
(t))。9.根据前述权利要求所述的控制单元,还包括至少一个数模转换器(DAC),所述数模转换器(DAC)将由所述波形发生器(DDS
PLL
、DDS
i
)生成的位流中包含的数字幅度值(A
PLL
(t)、A
i
(t))分别转换为所述反馈信号(5)和所述射频(RF)输出信号(RF
out,i
)。10.根据前述权利要求所述的控制单元,其中,所述数模转换器(DAC)是多信道数模转换器、多个单信道数模转换器、多个双信道数模转换器、或它们的组合中的一种。11.根据权利要求9所述的控制单元,还包括至少一个信号重构滤波器(F
i
),所述信号重构滤波器(F
i
)对通过所述数模转换器(DAC)转换之后的所述射频(RF)输出信号(RF
out,i
)中的至少一个进行滤波。12.根据权利要求9所述的控制单元,还包括反馈信号重构滤波器(F
PLL
),所述反馈信号重构滤波器(F
PLL
)对通过所述数模转换器(DAC)转换之后的所述反馈信号(5)进行滤波。13.根据权利要求9所述的控制单元,还包括生成系统时钟信号(10)的系统时钟(CLK),其中所述多个波形发生器(DDS
PLL
、DDS
i
)和所述数模转换器(DAC)由所述系统时钟信号(10)驱动。14.根据前述权利要求所述的控制单元,其中,用于驱动所述波形发生器(DDS
PLL
、DDS
i
)的波形发生器时钟信号(32)和用于驱动所述数模转换器(DAC)的DAC时钟信号(33)是所述系统时钟信...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。