半导体结构及半导体结构的制造方法技术

本公开实施例提供一种半导体结构以及半导体结构的制造方法，半导体结构包括：基底，基底包括阵列区以及位于阵列区外围的外围区，基底的外围区具有有源部；介质层，介质层位于外围区的基底上；绝缘层，绝缘层位于阵列区的基底上；多个间隔排布的电容接触结构，每一电容接触结构均贯穿绝缘层，且与基底相接触；阻挡层，阻挡层位于外围区的介质层内，且位于有源部靠近阵列区的一侧，并环绕阵列区设置，介质层露出阻挡层顶面，其中，阻挡层的材料与介质层的材料不同。本公开实施例有利于提高半导体结构的良率与性能。结构的良率与性能。结构的良率与性能。

【技术实现步骤摘要】
半导体结构及半导体结构的制造方法


[0001]本公开实施例涉及半导体
，特别涉及一种半导体结构及半导体结构的制造方法。

技术介绍

[0002]动态随机存取存储器(DRAM，Dynamic Random Access Memory)由多个存储单元构成，每个存储单元包括电容和晶体管。晶体管的栅极与字线连接，晶体管的漏极与位线连接，晶体管的源极与电容连接。通过字线上的电压信号控制晶体管的开闭，进而通过位线读取存储在电容中的数据信息，或者通过位线将数据信息写入到电容中进行存储。其中，电容通过其下电极与电容接触结构连接，以通过晶体管与位线形成存取通路。
[0003]然而，制造电容接触结构的方法仍有待改善。

技术实现思路

[0004]本公开实施例提供一种半导体结构以及半导体结构的制造方法，至少有利于提高半导体结构的良率与性能。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述基底的所述外围区具有有源部；介质层，所述介质层位于所述外围区的所述基底上；绝缘层，所述绝缘层位于所述阵列区的所述基底上；多个间隔排布的电容接触结构，每一所述电容接触结构均贯穿所述绝缘层，且与所述基底相接触；阻挡层，所述阻挡层位于所述外围区的所述介质层内，且位于所述有源部靠近所述阵列区的一侧，并环绕所述阵列区设置，所述介质层露出所述阻挡层顶面，其中，所述阻挡层的材料与所述介质层的材料不同。
[0006]在一些实施例中，所述阻挡层包括：第一子阻挡层，所述第一子阻挡层沿第一方向延伸，且在沿第二方向上，所述第一子阻挡层的宽度大于或等于沿所述第二方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度，所述第一方向与所述第二方向相交。
[0007]在一些实施例中，所述阻挡层还包括：第二子阻挡层，所述第二子阻挡层与所述第一子阻挡层相连，且沿所述第二方向延伸，在沿所述第一方向上，所述第二子阻挡层的宽度大于或等于沿所述第一方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度。
[0008]在一些实施例中，所述阻挡层为绕所述阵列区的连续膜层。
[0009]在一些实施例中，所述半导体结构包括多个间隔排布的所述阻挡层，且一所述阻挡层位于另一所述阻挡层远离所述阵列区的外围。
[0010]在一些实施例中，所述多个间隔排布的阻挡层包括：第一阻挡层、第二阻挡层以及第三阻挡层，所述第二阻挡层位于所述第一阻挡层与所述第三阻挡层之间，所述第三阻挡层位于所述绝缘层与所述第二阻挡层之间，其中，所述第二阻挡层的底面低于或齐平于所述第一阻挡层的底面，所述第三阻挡层的底面低于或齐平于所述第一阻挡层的底面。
[0011]在一些实施例中，所述第一阻挡层包括沿第一方向延伸的第三子阻挡层，所述第
二阻挡层包括沿所述第一方向延伸的第四子阻挡层，所述第三阻挡层包括沿所述第一方向延伸的第五子阻挡层，其中，在沿第二方向上，所述第三子阻挡层、所述第四子阻挡层以及所述第五子阻挡层的宽度之和大于或等于沿所述第二方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度，所述第一方向与所述第二方向相交。
[0012]在一些实施例中，所述第一阻挡层还包括沿第二方向延伸的第六子阻挡层，所述第六子阻挡层与所述第三子阻挡层相连，所述第二阻挡层包括沿所述第二方向延伸的第七子阻挡层，所述第七子阻挡层与所述第四子阻挡层相连，第三阻挡层包括沿所述第二方向延伸的第八子阻挡层，所述第八子阻挡层与所述第五子阻挡层相连，其中，在沿所述第一方向上，所述第六子阻挡层、所述第七子阻挡层以及所述第八子阻挡层的宽度之和大于或等于沿所述第一方向间隔排布的相邻所述电容接触结构之间的所述绝缘层的宽度。
[0013]在一些实施例中，所述阻挡层包括：多个间隔排布的子阻挡层，以构成绕所述阵列区的间断膜层。
[0014]在一些实施例中，所述阻挡层包括：第一阻挡层以及第二阻挡层，所述第二阻挡层位于所述第一阻挡层与所述绝缘层之间，所述第一阻挡层包括沿第一方向延伸的多个第三子阻挡层，所述多个第三子阻挡层沿所述第一方向间隔排布，所述第二阻挡层包括沿所述第一方向延伸的多个第四子阻挡层，所述多个第四子阻挡层沿所述第一方向间隔排布，其中，在沿第二方向上，所述第三子阻挡层与所述第四子阻挡层错位排布。
[0015]在一些实施例中，所述阻挡层的底面低于或齐平于所述绝缘层的底面。
[0016]在一些实施例中，位于所述阻挡层与所述阵列区之间的所述介质层的顶面低于所述绝缘层的顶面。
[0017]在一些实施例中，所述绝缘层的材料与所述阻挡层的材料相同。
[0018]在一些实施例中，半导体结构还包括：沟槽结构，所述沟槽结构位于所述外围区并靠近所述阵列区设置，所述沟槽结构的底面低于所述绝缘层的底面，所述阻挡层以及位于所述有源部与所述阵列区之间的所述介质层位于所述沟槽结构中。
[0019]根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供基底，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述基底的所述外围区具有有源部；形成位于所述阵列区间隔排布的多个牺牲图案以及覆盖所述外围区中所述基底的介质层，所述介质层具有第一沟槽，所述第一沟槽位于所述有源部靠近所述阵列区的一侧，并环绕所述阵列区设置；形成绝缘层以及阻挡层，所述绝缘层填充满相邻所述牺牲图案之间的间隙，所述阻挡层填充满所述第一沟槽，所述阻挡层的材料与所述介质层的材料不同；去除所述牺牲图案，以获得具有第一通孔的所述绝缘层，所述第一通孔位于所述牺牲图案正对的所述基底上；形成电容接触结构，所述电容接触结构填充满所述第一通孔。
[0020]在一些实施例中，形成所述牺牲图案以及所述介质层的步骤包括：形成初始介质层，所述初始介质层覆盖所述基底；形成掩膜图案以及第一掩膜层，所述掩膜图案在位于所述阵列区的所述初始介质层上间隔排布，所述第一掩膜层位于所述外围区的所述初始介质层上，所述第一掩膜层具有第二沟槽，所述第二沟槽在所述基底上的正投影位于所述有源部靠近所述阵列区的一侧；以所述掩膜图案以及所述第一掩膜层为掩膜，去除所述阵列区中所述掩膜图案露出的部分所述初始介质层、位于所述第二沟槽正对位置的部分所述初始
介质层，剩余位于所述阵列区的所述初始介质层构成所述牺牲图案，剩余位于外围区的所述初始介质层构成具有所述第一沟槽的所述介质层；去除所述掩膜图案及第一掩膜层。
[0021]在一些实施例中，去除所述牺牲图案的步骤包括：形成第二掩膜层，所述第二掩膜层覆盖所述介质层、所述阻挡层以及邻近所述外围区的部分所述绝缘层；以所述第二掩膜层为掩膜，去除所述牺牲图案；去除所述第二掩膜层。
[0022]本公开实施例提供的技术方案至少具有以下优点：
[0023]本公开实施例提供的半导体结构，在有源部靠近阵列区一侧的介质层中设置有阻挡层，阻挡层能够起阻挡作用，其中，在形成电容接触结构的过程中，先在阵列区的基底上形成间隔排布的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述基底的所述外围区具有有源部；介质层，所述介质层位于所述外围区的所述基底上；绝缘层，所述绝缘层位于所述阵列区的所述基底上；多个间隔排布的电容接触结构，每一所述电容接触结构均贯穿所述绝缘层，且与所述基底相接触；阻挡层，所述阻挡层位于所述外围区的所述介质层内，且位于所述有源部靠近所述阵列区的一侧，并环绕所述阵列区设置，所述介质层露出所述阻挡层顶面，其中，所述阻挡层的材料与所述介质层的材料不同。2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层包括：第一子阻挡层，所述第一子阻挡层沿第一方向延伸，且在沿第二方向上，所述第一子阻挡层的宽度大于或等于沿所述第二方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度，所述第一方向与所述第二方向相交。3.如权利要求2所述的半导体结构，其特征在于，所述阻挡层还包括：第二子阻挡层，所述第二子阻挡层与所述第一子阻挡层相连，且沿所述第二方向延伸，在沿所述第一方向上，所述第二子阻挡层的宽度大于或等于沿所述第一方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度。4.如权利要求1至3任一项所述的半导体结构，其特征在于，所述阻挡层为绕所述阵列区的连续膜层。5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构包括多个间隔排布的所述阻挡层，且一所述阻挡层位于另一所述阻挡层远离所述阵列区的外围。6.如权利要求5所述的半导体结构，其特征在于，所述多个间隔排布的阻挡层包括：第一阻挡层、第二阻挡层以及第三阻挡层，所述第二阻挡层位于所述第一阻挡层与所述第三阻挡层之间，所述第三阻挡层位于所述绝缘层与所述第二阻挡层之间，其中，所述第二阻挡层的底面低于或齐平于所述第一阻挡层的底面，所述第三阻挡层的底面低于或齐平于所述第一阻挡层的底面。7.如权利要求6所述的半导体结构，其特征在于，所述第一阻挡层包括沿第一方向延伸的第三子阻挡层，所述第二阻挡层包括沿所述第一方向延伸的第四子阻挡层，所述第三阻挡层包括沿所述第一方向延伸的第五子阻挡层，其中，在沿第二方向上，所述第三子阻挡层、所述第四子阻挡层以及所述第五子阻挡层的宽度之和大于或等于沿所述第二方向排布的相邻所述电容接触结构之间的所述绝缘层的宽度，所述第一方向与所述第二方向相交。8.如权利要求7所述的半导体结构，其特征在于，所述第一阻挡层还包括沿第二方向延伸的第六子阻挡层，所述第六子阻挡层与所述第三子阻挡层相连，所述第二阻挡层包括沿所述第二方向延伸的第七子阻挡层，所述第七子阻挡层与所述第四子阻挡层相连，第三阻挡层包括沿所述第二方向延伸的第八子阻挡层，所述第八子阻挡层与所述第五子阻挡层相连，其中，在沿所述第一方向上，所述第六子阻挡层、所述第七子阻挡层以及所述第八子阻挡层的宽度之和大于或等于沿所述第一方向间隔排布的相邻所述电容接触结构之间的所述绝缘层的宽度。
9.如权利要求1所述的半导体结构，其特征在于，所述阻挡层包括：多...

【专利技术属性】
技术研发人员：李飞，金星，李昇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：