一种判定键合线与相邻金手指短路风险的方法技术

本发明专利技术公开了一种判定键合线与相邻金手指短路风险的方法，涉及技术领域；包括如下步骤：获取实际镀金区域；抓取WB引线区域；基于Cadence软件使用的skill语言获取实际镀金区域，根据获取的实际镀金区域和WB引线区域判定；若一根键合线与实际镀金区域有两个及以上的交叉点，则提示存在短路风险；若一根键合线与实际镀金区域不存在两个及以上的交叉点，则结束。本发明专利技术基于Cadence软件，增加其他导电区域(金手指、基板线路、基板铜皮、镀金引线、过孔焊盘于金手指开窗区域)的抓取，并取并集，再与基板开窗区域取交集，可准确得出整个基板的开窗区域中的镀金区域，从而结合后续WB引线区域判定短路风险，较为全面，精确度较高。精确度较高。精确度较高。

【技术实现步骤摘要】
一种判定键合线与相邻金手指短路风险的方法


[0001]本专利技术涉及
，尤其涉及一种判定键合线与相邻金手指短路风险的方法。

技术介绍

[0002]引线键合是一种通过金属键合线实现芯片与基板间电气互连和信息互通的技术。
[0003]其是利用金手指与引线的配合，从而实现芯片与基板的电气互联和信息互通。
[0004]而随着芯片尺寸日趋缩小、封装基板制造工艺水平不断提升，基板内部的布线密度越来越高，金手指间距小、镀金区走线角度大。在芯片模封过程中，键合线易受到模流冲击弯塌接触到临近镀金区，不同网络之间形成短路，信号传输失败进而导致产品失效；且接触点面积小，在进行大电流传输时，单点温度过高，易影响产品寿命及可靠性。
[0005]在现有技术中，一般通过Cadence软件的约束管理器内可设置WB引线与金手指的相交角度、距离等极限值，进行相关风险判定。
[0006]但此风险判定功能的对象为软件中的金手指，实际生产的镀金区则为金手指、线路、铜皮、镀金引线、过孔焊盘在金手指开窗区域内的部分，二者存在差异，这就导致最终判定结果精度较低。
[0007]为此，本专利技术提出的一种判定键合线与相邻金手指短路风险方法。

技术实现思路

[0008]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种判定键合线与相邻金手指短路风险的方法。
[0009]为了实现上述目的，本专利技术采用了如下技术方案：
[0010]一种判定键合线与相邻金手指短路风险的方法，包括如下步骤：
[0011]S1：获取实际镀金区域；
[0012]S2：抓取WB引线区域；
[0013]S3：基于Cadence软件使用的skill语言获取实际镀金区域，根据获取的实际镀金区域和WB引线区域判定；
[0014]S4：若一根键合线与实际镀金区域有两个及以上的交叉点，则提示存在短路风险；
[0015]S5：若一根键合线与实际镀金区域不存在两个及以上的交叉点，则结束。
[0016]优选地：所述S1步骤中，包括以下具体步骤：
[0017]S11：抓取其他导电区域，并取并集；
[0018]S12：抓取基板开窗区域；
[0019]S13：将S11中的并集与S12中的基板开窗区域取交集，得出实际镀金区域。
[0020]优选地：所述S11中，其他导线区域至少包括金手指、基板线路、基板铜皮、镀金引线、过孔焊盘。
[0021]优选地：所述S3中，对于WB引线与金手指的相交关系进行判定。
[0022]优选地：所述S5步骤后，还包括S6：判定准确率验证，选取被判定存在风险和不存
在风险的一定数量的基板，其封装后进行短路测试。
[0023]优选地：所述S6步骤中，包括以下步骤：
[0024]S61：取m个输出为无短路风险的基板；
[0025]S62：取n个输出为存在短路风险的基板；
[0026]S63：将两种基板进行后续工序的封装处理；
[0027]S64：对封装后的两种基板进行短路测试，并设定精度阈值；
[0028]S65：若测试的精度大于阈值，则正常，无需对约束调整；
[0029]S66：若测试的精度小于阈值，则约束存在缺陷，需要对约束的区域值进行进一步限定。
[0030]优选地：所述S66中，约束区域值进一步限定的方法为：
[0031]A1：获取原本限定区域集合(a，b)；
[0032]A2：确定数值调整阶梯高度k；
[0033]A3：根据k确定调整后最终限定区域集合(a+k，b
‑
k)。
[0034]优选地：所述S66步骤之后，还包括S67：将调整后的限定区域集合输入Cadence软件内，继续重复S1
‑
S6步骤，直至测试精度大于阈值。
[0035]本专利技术的有益效果为：
[0036]1.本专利技术基于Cadence软件，增加其他导电区域(金手指、基板线路、基板铜皮、镀金引线、过孔焊盘于金手指开窗区域)的抓取，并去并集，再与基板开窗区域取交集，可准确得出整个基板的开窗区域中的镀金区域，从而结合后续WB引线区域判定短路风险，较为全面，精确度较高。
[0037]2.本专利技术在检测判定后，对判定样品取样进行实际是否短路测试分析，以精确度为阈值，不断对约束优化，从而更进一步保证了判定的精确度。
附图说明
[0038]图1为本专利技术提出的一种判定键合线与相邻金手指短路风险的方法中的流程示意图；
[0039]图2为本专利技术提出的一种判定键合线与相邻金手指短路风险的方法中的步骤S1
‑
S5整体流程图。
具体实施方式
[0040]下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
[0041]在本专利的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“设置”应做广义理解，例如，可以是固定相连、设置，也可以是可拆卸连接、设置，或一体地连接、设置。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利中的具体含义。
[0042]实施例1：
[0043]一种判定键合线与相邻金手指短路风险的方法，如图1
‑
2所示，包括如下步骤：
[0044]S1：获取实际镀金区域；
[0045]S2：抓取WB引线区域；
[0046]S3：基于Cadence软件使用的skill语言获取实际镀金区域，根据获取的实际镀金区域和WB引线区域判定；
[0047]S4：若一根键合线与实际镀金区域有两个及以上的交叉点，则提示存在短路风险；
[0048]S5：若一根键合线与实际镀金区域不存在两个及以上的交叉点，则结束。
[0049]所述S1步骤中，包括以下具体步骤：
[0050]S11：抓取其他导电区域，并取并集；
[0051]S12：抓取基板开窗区域；
[0052]S13：将S11中的并集与S12中的基板开窗区域取交集，得出实际镀金区域。
[0053]所述S11中，其他导线区域至少包括金手指、基板线路、基板铜皮、镀金引线、过孔焊盘。
[0054]所述S3中，对于WB引线与金手指的相交关系进行判定。
[0055]本实施例中，利用Cadence软件对基板短路风险的判断，已经在本领域中应用已久，是本领域技术人员的常规知识，本领域技术人员熟知其操作方式和原理，本实施例不做赘述。
[0056]本实施例中：基于Cadence软件，增加其他导电区域(金手指、基板线路、基板铜皮、镀金引线、过孔焊盘于金手指开窗区域)的抓取，并去并集，再与基板开窗区域取交集，可准确得出整个基板的开窗区域中的镀金区域，从而结合后续WB引线区域判定短路风险，较为全面，精确度较高。
[0057]实施例2：
[0058]一种判定键合线与相邻金手指短路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种判定键合线与相邻金手指短路风险的方法，其特征在于，包括如下步骤：S1：获取实际镀金区域；S2：抓取WB引线区域；S3：基于Cadence软件使用的skill语言获取实际镀金区域，根据获取的实际镀金区域和WB引线区域判定；S4：若一根键合线与实际镀金区域有两个及以上的交叉点，则提示存在短路风险；S5：若一根键合线与实际镀金区域不存在两个及以上的交叉点，则结束。2.根据权利要求1所述的一种判定键合线与相邻金手指短路风险的方法，其特征在于，所述S1步骤中，包括以下具体步骤：S11：抓取其他导电区域，并取并集；S12：抓取基板开窗区域；S13：将S11中的并集与S12中的基板开窗区域取交集，得出实际镀金区域。3.根据权利要求2所述的一种判定键合线与相邻金手指短路风险的方法，其特征在于，所述S11中，其他导线区域至少包括金手指、基板线路、基板铜皮、镀金引线、过孔焊盘。4.根据权利要求1所述的一种判定键合线与相邻金手指短路风险的方法，其特征在于，所述S3中，对于WB引线与金手指的相交关系进行判定。5.根据权利要求1所述的一种判定键合线与相邻金手指短路风险的方法，其特征在于，所述S5步骤后，还包括S6：判定准确...

【专利技术属性】
技术研发人员：王漪帆，
申请(专利权)人：沛顿科技深圳有限公司，
类型：发明
国别省市：