【技术实现步骤摘要】
一种FPGA除法运算的优化方法、装置、除法器和介质
[0001]本申请涉及驱控一体的
，尤其是涉及一种FPGA除法运算的优化方法、装置、除法器和介质。
技术介绍
[0002]在机器人控制系统的更新换代上，从基于脉冲型的机器人运动控制卡，到各类总线型伺服控制系统，再更新为驱控一体机器人控制系统，在多次更新换代中大大提升了机器人的运行速度，且性能大幅提升。驱控一体技术，即将多轴伺服驱动及运动控制结为一体，实现驱动、运控、机器人应用工艺三层次的完美结合。
[0003]目前Zynq7020系列芯片作为驱控一体的主控MCU，在能耗、性能、成本和兼容性等方面都有巨大的优势，然而，驱控一体系统需要的功能繁多，其中，简单的功能可以通过移位与求和高效的完成，但用硬件逻辑资源完成两变量间的除法运算不仅需要占用大量的LUT逻辑资源，而且，除法运算时间长会使系统的建立时序欲量为负值，进而，导致系统出现不稳定的状态。因此，在FPGA开发中会尽量避免除法运算，然而，驱控一体系统需要对电机进行精细控制，其中，除法运算为驱控一体系统中是必不可...
【技术保护点】
【技术特征摘要】
1.一种FPGA除法运算的优化方法，其特征在于，包括：基于除数和被除数进行变量初始化，确定中间变量，其中，所述除数和所述被除数为二进制形式，且所述除数、所述被除数和所述中间变量均包括：数值属性和位宽属性；在同一个时钟周期内，基于所述中间变量的高除数位宽的值和除数的值进行大小比较，得到比较结果，其中，所述中间变量的高除数位宽的值为从中间变量的次高位开始匹配到的与除数的位宽相同的二进制的值；基于结果和操作的对应关系，确定与所述比较结果对应的目标操作，基于所述目标操作对所述中间变量进行数值处理，得到运算变量，并确定下一次数值处理对应的周期数；判断所述下一次数值处理对应的周期数是否小于被除数的位宽，若小于被除数的位宽，则将所述运算变量确定为新的所述中间变量，重复执行在同一个时钟周期内，基于所述中间变量的高除数位宽的值和除数的值进行大小比较，得到比较结果的步骤，直至周期数不小于被除数位宽，得到最终的运算变量；基于所述最终的运算变量，得到除法运算的余数和商。2.根据权利要求1所述的FPGA除法运算的优化方法，其特征在于，所述基于结果和操作的对应关系，确定与所述比较结果对应的目标操作，包括：当比较结果为高除数位宽的值小于除数的值时，则基于结果和操作的对应关系，确定与所述比较结果对应的目标操作为中间变量整体左移一位；当比较结果为高除数位宽的值不小于除数的值时，则基于结果和操作的对应关系，确定与所述比较结果对应的目标操作为中间变量的值加一，并减去除数左移被除数的位宽的值，再将中间变量整体左移一位。3.根据权利要求1所述的FPGA除法运算的优化方法，其特征在于，所述基于所述最终的运算变量，得到除法运算的余数和商，包括：基于最终的运算变量执行右移一位操作，得到移位变量；基于所述移位变量的高除数位宽的值，得到除法运算的余数，其中，所述高除数位宽的值为从移位变量的次高位开始匹配的与除数的位宽相同的二进制的值；基于所述移位变量的低被除数位宽的值，得到除法运算的商，其中，所述低被除数位宽的值为从移位变量的最低位开始匹配的与被除数的位宽相同的二进制的值。4.根据权利要求1所述的FPGA除法运算的优化方法，其特征在于，所述基于除数和被除数进行变量初始化，确定中间变量之前，还包括：获取十进制除数和十进制被除数，基于所述十进制除数、所述十进制被除数和位宽设置规则进行二进制转换，得到初始除数和初始被除数，其中，所述初始除数和初始被除数的最高位均为符号位；判断所述初始除数和所述初始被除数各自对应的最高位是否为1，若最高位为1，则将最高位为1对应的数值进行取负数操作，若最高位为0，则保持最高位为0对应的数值不变，最终确定除法运算的除数和被除数；若初始除数和初始被除数中任意一项的最高位为1，相应的，所述基于所述最终的运算变量，得到除法运算的余数和商，包括：基于最终的运算变量，得到除法运算的余数和初始商；判断初始除数和初始被除数的...
【专利技术属性】
技术研发人员：李艳华，刘松涛，刘海涛，李星渊，黄威豪，
申请(专利权)人：辰星天津自动化设备有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。