一种带同步功能的除法器电路制造技术

本发明专利技术涉及除法器领域，是一种带同步功能的除法器电路，能够消除传统除法器输出时钟信号相位不确定的问题。带同步功能的除法器电路包括数据转换电路、时钟控制电路、输出电路。数据转换电路通过4bit数据描述除法器状态的现态以及次态；时钟控制电路通过输入时钟信号和同步时钟信号共同作用来控制除法器的输出时钟信号的相位，输出电路则对前面的数据转换电路和时钟控制电路的逻辑关系进行综合并将除法器的逻辑结果进行输出。实施本发明专利技术一种带同步功能的除法器电路，能有效控制除法器的输出时钟信号的起始位置，消除除法器输出时钟信号相位不确定的现象。相位不确定的现象。相位不确定的现象。

【技术实现步骤摘要】
一种带同步功能的除法器电路


[0001]本专利技术涉及除法器领域，具体涉及一种带同步功能的除法器电路。

技术介绍

[0002]除法器是实现除法运算的逻辑模块，可以把输入信号的频率变成成倍数地低于输入频率的输出信号，在电路中应用广泛。现有除法器技术只是进行简单的分频处理，除法器的输出时钟信号仅受输入时钟信号的控制会造成输出时钟信号的相位不确定。本专利技术一种带同步功能的除法器电路，包括数据转换电路、时钟控制电路和输出电路。通过输入时钟信号和同步时钟信号共同作用来控制除法器的输出时钟信号的相位，能有效控制除法器的输出时钟信号的起始位置，消除除法器输出时钟信号的相位不确定的问题。

技术实现思路

[0003]本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种带同步功能的除法器电路。
[0004]本专利技术解决其技术问题所采用的技术方案是：一种带同步功能的除法器电路，包括数据转换电路、时钟控制电路和输出电路，其特征在于，数据转换电路与输出电路共同作用起到控制除法器的输出时钟信号相位的作用，数据转换电路通过4bit数据描述除法器状态的现态以及次态，时钟控制电路输出的信号可以控制除法器的输出时钟信号的起始位置在同步时钟信号mclk的上升沿处，并与数据转换电路输出端的4位数据共同对除法器的状态转换进行控制，输出电路在系统时钟上升沿进行触发下，输出带同步功能的十进制除法器的结果。
[0005]本专利技术的优点及有益效果是：
[0006]一种带同步功能的除法器电路，通过输入时钟信号和同步时钟信号共同作用起到控制除法器的输出时钟信号相位的作用，能有效控制除法器的输出时钟信号的起始位置，消除除法器输出时钟信号相位的不确定性。
附图说明
[0007]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0008]图1为一种带同步功能的除法器电路的电路结构图。
[0009]图2为一种带同步功能的除法器电路的内部结构图。
具体实施方式
[0010]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0011]本专利技术一种带同步功能的除法器电路实施例中，该同步时钟除法器电路的结构示意图如图2所示，图2中，该同步时钟除法器电路包括数据转换电路1、时钟控制电路2，输出电路3。数据转换电路1由4个D触发器、2个NAND、2个NOR、2个INV、1个AND、2个O22AI和1个A221OI组合而成，具体连接关系参见图2所示。时钟控制电路2由1个INV、1个NAND、1个NOR、2个D触发器构成，具体连接关系参见图2所示。输出电路由1个D触发器、1个NOR、1个O211AI组成，具体连接关系参见图2所示。其中，数据转换电路通过4位数据描述除法器状态的现态以及次态，时钟控制电路通过输入时钟信号和同步时钟信号共同作用来控制除法器的输出时钟信号的相位，输出电路对前面的数据转换电路和时钟控制电路的逻辑关系进行综合并将除法器的逻辑结果进行输出。
[0012]值得一提的是，与传统的除法器电路相比图2中作为例子画出的一种带同步功能的除法器电路加入了时钟控制结构，能有效控制除法器输出时钟信号的相位，消除除法器输出时钟信号的相位不确定的问题。
[0013]总之，本专利技术提供了一种带同步功能的除法器电路，解决方案结构，能有效地解决除法器输出时钟信号相位不确定的现象，实现控制输出时钟信号相位的目的。
[0014]以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带同步功能的除法器电路，包括数据转换电路、时钟控制电路和输出电路，其特征在于，将输入时钟信号与同步时钟信号综合，构成带同步功能的除法器电路，能有效控制除法器的输出时钟信号的起始位置，消除除法器时钟相位不确定的问题，所述的时钟控制电路将输入时钟信号与输出时钟信号进行综合并输出到数据转换电路和输出电路。2.根据权利要求1所述的一种带同步功能的除法器电路，其特征在于，通过4bit数据描述除法器状态的现态以及次态，所述数据转换电路通过逻辑门电路的将输入端口的数据b3、b2、b1、b0逻辑映射到输出端口，同时将输出数据暂存为4位数据x3、x2、x1、x0并在下一个时钟沿到来时将输出数据传递到输入端口，输出数据b0通路由一个与非门和一个D触发器构成；输出数据b1通路由三个与门、一个与非门、一个三...

【专利技术属性】
技术研发人员：尤西，
申请(专利权)人：南通瑞镛科信息技术有限公司，
类型：发明
国别省市：