一种芯片堆叠封装结构制造技术

本实用新型专利技术公开了一种芯片堆叠封装结构，包括芯片基岛和堆叠芯片组，芯片基岛表面设置有第一引脚，堆叠芯片组设置在芯片基岛上；堆叠芯片组包括形状大小均相同的底部芯片、顶部芯片和多个中间芯片，底部芯片安装在芯片基岛上，多个中间芯片错位堆叠设置在底部芯片上，顶部芯片设置在位于顶端的中间芯片上，底部芯片、顶部芯片和中间芯片表面一端均设置有第二引脚，底部芯片与底部的中间芯片之间、顶部芯片与顶部的中间芯片之间、相邻的中间芯片之间均错位设置，以使得相邻的芯片上的第二引脚之间沿竖直方向在芯片基岛上的投影之间没有重叠区域。本实用新型专利技术能够实现多层芯片叠加，并增加垂直空间利用效率。增加垂直空间利用效率。增加垂直空间利用效率。

【技术实现步骤摘要】
一种芯片堆叠封装结构


[0001]本技术涉及建筑行业领域，尤其涉及一种芯片堆叠封装结构。

技术介绍

[0002]随着市场对智能设备的需求快速增长，对产品性能有着更高的要求，越来越多产品要求功耗低，体积小，处理速度快，可靠性高。所以为了获取更高集成度，更好电气性能，将多个具有不同功能的芯片集成到越来越小的尺寸中，从而得到单位体积内更多的晶体管密度，增加产品性能和封装复杂性。
[0003]但是受制于封装尺寸和芯片尺寸，往往一个封装内只允许1～2颗芯片的封装面积，平铺在基岛上面，再通过引线键合实现电气互通，这种方式垂直空间利用率低，芯片组合程度不高，功能性不够突出。或者金字塔型叠层封装，但是必须使用大小不同的芯片，下层芯片的面积要大于上层并且不影响焊线，这种特殊性强，普及性差。

技术实现思路

[0004]本技术的目的在于提供一种芯片堆叠封装结构，能够实现多层芯片叠加，并增加垂直空间利用效率。
[0005]本技术是这样实现的：一种芯片堆叠封装结构，包括芯片基岛和堆叠芯片组，所述芯片基岛表面设置有第一引脚，所述堆叠芯片组设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠封装结构，其特征在于，包括芯片基岛(1)和堆叠芯片组(2)，所述芯片基岛(1)表面设置有第一引脚(3)，所述堆叠芯片组(2)设置在所述芯片基岛(1)上；所述堆叠芯片组(2)包括形状大小均相同的底部芯片(21)、顶部芯片(22)和多个中间芯片(23)，所述底部芯片(21)安装在所述芯片基岛(1)上，多个所述中间芯片(23)错位堆叠设置在所述底部芯片(21)上，所述顶部芯片(22)设置在位于顶端的所述中间芯片(23)上，所述底部芯片(21)、所述顶部芯片(22)和所述中间芯片(23)表面一端均设置有第二引脚(4)，所述底部芯片(21)与底部的所述中间芯片(23)之间、所述顶部芯片(22)与顶部的所述中间芯片(23)之间、相邻的所述中间芯片(23)之间均错位设置，以使得相邻的芯片上的所述第二引脚(4)之间沿竖直方向在所述芯片基岛(1)上...

【专利技术属性】
技术研发人员：孙彬，孙静，葛丰，李碧，李文学，程洪新，杨立鼎，
申请(专利权)人：宁波泰睿思微电子有限公司，
类型：新型
国别省市：