一种互连网络仲裁系统、装置、方法及存储介质制造方法及图纸

本发明专利技术涉及计算机网络技术领域，具体公开了一种互连网络仲裁系统、装置、方法及存储介质，其中系统包括：存储器、写控制器、读控制器和仲裁器；写控制器用于接收数据分组；仲裁器用于通过写控制器提取并改写数据分组中的生存时间字段；写控制器还用于将改写后的数据分组写入存储器中；仲裁器还用于通过读控制器从存储器中获得参与仲裁的数据分组的生存时间字段，根据仲裁算法计算生存时间及其加权优先级，然后根据加权优先级仲裁出仲裁结果，并将仲裁结果发送至读控制器；读控制器用于根据仲裁器的仲裁结果从存储器中读出相应的数据分组，完成一次数据分组的传输和仲裁过程。采用本发明专利技术的技术方案能够适用于大规模互连网络，且有效降低长尾时延。且有效降低长尾时延。且有效降低长尾时延。

【技术实现步骤摘要】
一种互连网络仲裁系统、装置、方法及存储介质


[0001]本专利技术涉及计算机网络
，特别涉及一种互连网络仲裁系统、装置、方法及存储介质。

技术介绍

[0002]分布式计算、大数据和机器学习等领域通常采用基于集合通信的编程框架，需要进行大量的同步操作，同步操作开销大小主要取决于数据分组的最大延迟，即长尾延迟，降低网络数据分组的长尾延迟可以有效减少同步操作的开销，提升整体性能。
[0003]高阶高速互连网络芯片的数据分组仲裁算法是影响网络长尾延迟的关键因素之一，当前互连芯片主要采用公平轮询或者严格优先级的仲裁算法，灵活性较差，无法根据数据分组在网络路径传输延迟来动态调整，难以解决网络流量中长尾延迟的问题。
[0004]在专利“一种面向片上网络的片间互连方法和系统”(CN 111131091 A)中公开了一种面向片上网络的片间互连方法与系统。该方案通过虚通道和优先级仲裁的方式，利用数据分组中的无用信息作为有用的片间编码，来满足片上网络基于优先级的通信需求，提高传输效率；但该方案在对数据分组传输仲裁时，遵循严格优先级，当网络规模扩本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种互连网络仲裁系统，其特征在于，包括：存储器、写控制器、读控制器和仲裁器：写控制器用于接收数据分组；仲裁器用于通过写控制器提取并改写数据分组中的控制字段，控制字段包括生存时间字段；写控制器还用于将改写后的数据分组写入存储器中；仲裁器还用于通过读控制器从存储器中获得参与仲裁的数据分组的生存时间字段，根据仲裁算法计算生存时间及其加权优先级，然后根据加权优先级仲裁出仲裁结果，并将仲裁结果发送至读控制器；读控制器用于根据仲裁器的仲裁结果从存储器中读出相应的数据分组，完成一次数据分组的传输和仲裁过程。2.根据权利要求1所述的互连网络仲裁系统，其特征在于：所述存储器使用虚通道的方式将数据分组存储在多个FIFO队列中，数据分组从FIFO队列尾部写入，从FIFO队列头部读出；每个数据分组按照微片的格式进行传输，每个微片携带控制字段，控制字段还包括头标志位、尾标志位和虚通道号；其中每个数据分组的第一个微片为头微片，头微片的头每个数据分组的最后一个微片为尾微片，其余微片为体微片。3.根据权利要求2所述的互连网络仲裁系统，其特征在于：所述写控制器接收数据分组的头微片后，仲裁器用于提取控制字段中的生存时间字段、虚通道号、头标志位和尾标志位，通过仲裁算法计算后，改写生存时间字段；写控制器还用于将该头微片写入存储器中与虚通道号对应的队列中；仲裁器还用于使用同样的生存时间字段改写该数据分组后续的体微片和尾微片，通过写控制器写入与头微片相同的队列中。4.根据权利要求3所述的互连网络仲裁系统，其特征在于：所述读控制器用于提取存储器中，各个队列队头的头微片的控制字段中的生存时间字段、虚通道号、头标志位和尾标志位；仲裁器用于根据仲裁算法计算得到仲裁结果，读控制器根据仲裁结果读取该头微片，以及该头微片对应数据分组的后续体微片和尾微片，直到尾微片读出，仲裁器进入下一次仲裁。5.根据权利要求4所述的互连网络仲裁系统，其特征在于：所述仲裁器包括写控制器时间寄存器、读控制器时间寄存器、时间戳寄存器、基础优先级寄存器、计时寄存器和仲裁模块；写控制器时间寄存器用于存储从写控制器进入的同属于一个数据分组的微片的输入时间；读控制器时间寄存器用于存储仲裁模块在读控制器端记录同属于一个数据分组的微片的读出时间；基础优先级寄存器个数与存储器中虚通道个数相等，用于记录每个虚通道对应的基础优先级；时间戳寄存器用于记录仲裁器的当前时间；计时寄存器用于计时；计时寄存器每经过设定的周期时间，通知时间戳寄存器增加1；
当头微片进入写控制器后，仲裁模块用于提取控制字段中的头标志位、尾标志位、虚通道号和生存时间字段；仲裁模块还用于计算age+prioi之和，0≤i≤M
‑
1，M为虚通道个数，M≥1，M和i为整数；age为生存时间，prioi为虚通道vci对应的基础优先级；如果其和age+prioi≥up_lmt，则仲裁模块用于将up_lmt
‑
timestamp_reg_t之差作为输入时间写入头微片的生存时间字段，同时更新wr_age_reg_t为up_lmt
‑
timestamp_reg_t；如果age+prioi≤up_lmt，则仲裁模块用于将age+prioi
‑
timestamp_reg_t之差作为输入时间写入头微片的生存时间字段，同时更新wr_age_reg_t为age+prioi
‑
timestamp_reg_t；其中，up_lmt为生存时间字段的最大值，timestamp_reg_t为仲裁器的当前时间；wr_age_reg_t为微片的输入时间。6.根据权利要求5所述的互连网络仲裁系统，其特征在于：所述读控制器一端，仲裁模块用于提取存储器中各个队列的头部微片的生存时间字段，计算age+timestamp_reg_t之和；如果其和超过up_lmt，则将up_lmt赋值给rd_age_reg_t，否则将age+timestamp_reg_t之和赋值给rd_age_reg_t；其中，rd_age_reg_t为微片的读出时间；仲裁模块还用于将该微片最终的优先级确定为rd_age_reg_t
×
Wa+prioi
×
Wb，其中，Wa为age的权重，Wb为基...

【专利技术属性】
技术研发人员：姜涛，王展，元国军，黄萍萍，
申请(专利权)人：中科计算技术西部研究院，
类型：发明
国别省市：