一种消除差分信号正负端直流偏移的三角波产生电路制造技术

本发明专利技术公开了一种消除差分信号正负端直流偏移的三角波产生电路，涉及三角波产生电路技术领域，电流源I1的一端接有VDD，且电流源I1的另一端接有NM1的栅和漏以及NM6的栅，NM1的源接地；R1的一端接VDD，且R1的另一端接有R2、R5和R6的一端，R2的另一端接有R3，R3的另一端接有R4，R4的另一端接地，R5的另外一端接输出Vout

【技术实现步骤摘要】
一种消除差分信号正负端直流偏移的三角波产生电路


[0001]本专利技术涉及三角波产生电路
，更具体地说，它涉及一种消除差分信号正负端直流偏移的三角波产生电路。

技术介绍

[0002]在高速接口设计中，为了实现高速数据率传输，需要数据时钟恢复电路工作在高频率条件下，其中的难点就是相位插值器需要在高频率下保持较好的线性度。三角波产生电路通过输出高阻和电容实现低通滤波，滤除高频分量，把信号滤成三角波从而可以保证相位插值器在高频率下具有较好的线性度，但是信号传输过程中由于器件的不完全匹配和版图走线无法完全一致，差分信号正负端之间会有直流偏差。
[0003]三角波产生电路由于直流增益很大，对输入的直流偏差有很大的放大能力，从而使得输出信号的直流偏差更大。这样的信号送给相位插值器，无法满足高频率下数据时钟恢复电路对线性度的要求。

技术实现思路

[0004]针对现有技术存在的不足，本专利技术的目的在于提供一种消除差分信号正负端直流偏移的三角波产生电路。
[0005]为实现上述目的，本专利技术提供了如下技术方案：一种消除差分信号正负端直流偏移的三角波产生电路，包括PMOS管、NMOS管、电容、电阻、电流源I1、运放AMP、VIN+和VIN
‑
；
[0006]所述PMOS管包括PM1和PM2；
[0007]所述NMOS管包括NM1、NM2、NM3、NM4、NM5和NM6；
[0008]所述电容包括CAP1、CAP2、CAP3、CAP4、CAP5和CAP6；
[0009]所述电阻包括R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13；
[0010]所述电流源I1的一端接有VDD，且电流源I1的另一端接有NM1的栅和漏以及NM6的栅，所述NM1的源接地；
[0011]所述R1的一端接VDD，且R1的另一端接有R2、R5和R6的一端，所述R2的另一端接有R3，所述R3的另一端接有R4，所述R4的另一端接地，所述R5的另外一端接输出Vout
‑
和CAP3的一端，所述CAP3的另外一端接PM1的漏、NM2的漏、R9的一端、R7的一端和CAP5的一端；
[0012]所述CAP5的另一端接NM4的漏端，NM4的栅接控制信号CFG_CAP，NM4的漏接地；
[0013]R6的另外一端接输出Vout+和CAP4的一端，CAP4的另外一端接PM2的漏、NM3的漏、R10的一端、R8的一端和CAP6的一端；
[0014]所述CAP6的另一端接NM5的漏端，NM5的栅接控制信号CFG_CAP，NM5的漏接地；
[0015]所述R9的另外一端和R10的另外一端接在一起，并与运放AMP的输入正端相接；
[0016]所述VIN+为信号的输入正端，且VIN+的输出端与CAP1的输入端电性连接；所述CAP1的输出端接有NM2的栅和电阻R7；
[0017]所述VIN
‑
是信号的输入负端，且VIN
‑
的输出端与CAP2的输入端电性连接，所述
CAP2的输出端接有NM3的栅和电阻R8的输入端；
[0018]所述NM2和NM3的源和NM6的漏接在一起，所述NM6的源端接地；
[0019]所述PM1和PM2的源接有VDD，且PM1和PM2的栅接运放AMP的输出，所述电阻R11一端接有电源，且电阻R11另一端接R12的一端和运放AMP的输入负端；
[0020]所述R12的另一端接有R13，所述R13的另一端接地。
[0021]进一步的，三角波产生电路的接入方法，包括以下步骤：
[0022]步骤一：准备0
°
相位三角波产生电路、180
°
相位三角波产生电路、90
°
相位三角波产生电路和270
°
相位三角波产生电路；
[0023]步骤二：CLK_00和CLK_180以差分信号的形式输入给0
°
/180
°
相位三角波产生电路，然后输出CLK_TWG_00和CLK_TWG_180；
[0024]其中，CLK_00是0
°
相位的信号，CLK_180是180
°
相位的信号，CLK_TWG_00为0
°
相位的信号经过三角波产生电路后的输出信号，CLK_TWG_180为180
°
相位的信号经过三角波产生电路后的输出信号；
[0025]步骤三：CLK_90和CLK_270以差分信号的形式输入给90
°
/270
°
相位三角波产生电路，然后输出CLK_TWG_90和CLK_TWG_270；
[0026]其中，CLK_90是90
°
相位的信号，CLK_270是270
°
相位的信号，CLK_TWG_90为90
°
相位的信号经过三角波产生电路后的输出信号，CLK_TWG_270为270
°
相位的信号经过三角波产生电路后的输出信号；
[0027]步骤四：CLK_TWG_00、CLK_TWG_180、CLK_TWG_90、CLK_TWG_270输入给主体相位插值电路，最后输出CLK_OUT_P和CLK_OUT_N。
[0028]与现有技术相比，本专利技术具备以下有益效果：
[0029]本专利提供一种消除差分信号正负端直流偏移的三角波产生电路，保证三角波的输出信号的正负端直流偏差较小。使得相位插值器的线性度比较好，数据时钟恢复电路在高频率下正常工作；
[0030]并且本专利中的三角波生产电路可接在相位插值器的前一级，通过输出高阻和电容实现低通滤波，滤除高频分量，把信号滤成三角波。同时可以消除差分信号正负端之间的直流偏移，保证相位插值器在高频率下具有较好的线性度；
[0031]另一方面，本专利中的电路结构简单，尽可能的减小系统复杂度和芯片面积。
附图说明
[0032]图1为一种消除差分信号正负端直流偏移的三角波产生电路的电路图；
[0033]图2为本专利技术中三角波产生电路的接入方法的系统框图；
[0034]图3为本专利技术中20GHz相位插值器微分线性误差后仿真结果(
‑
0.36LSB～0.46LSB)的示意图。
具体实施方式
[0035]参照图1所示，一种消除差分信号正负端直流偏移的三角波产生电路，包括PMOS管、NMOS管、电容、电阻、电流源I1、运放AMP、VIN+和VIN
‑
；
[0036]所述PMOS管包括PM1和PM2；
[0037]所述NMOS管包括NM1、NM2、NM3、NM4、NM5和NM6；
[0038]所述电容包括CAP1、CAP2、CAP3、CAP4、CAP5和CAP6；
[0039]所述电阻包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种消除差分信号正负端直流偏移的三角波产生电路，包括，其特征在于，包括PMOS管、NMOS管、电容、电阻、电流源I1、运放AMP、VIN+和VIN
‑
；所述PMOS管包括PM1和PM2；所述NMOS管包括NM1、NM2、NM3、NM4、NM5和NM6；所述电容包括CAP1、CAP2、CAP3、CAP4、CAP5和CAP6；所述电阻包括R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13；所述电流源I1的一端接有VDD，且电流源I1的另一端接有NM1的栅和漏以及NM6的栅，所述NM1的源接地；所述R1的一端接VDD，且R1的另一端接有R2、R5和R6的一端，所述R2的另一端接有R3，所述R3的另一端接有R4，所述R4的另一端接地，所述R5的另外一端接输出Vout
‑
和CAP3的一端，所述CAP3的另外一端接PM1的漏、NM2的漏、R9的一端、R7的一端和CAP5的一端；所述CAP5的另一端接NM4的漏端，所述NM4的栅接控制信号CFG_CAP，且NM4的漏接地；R6的另外一端接输出Vout+和CAP4的一端，所述CAP4的另外一端接PM2的漏、NM3的漏、R10的一端、R8的一端和CAP6的一端；所述CAP6的另一端接NM5的漏端，所述NM5的栅接控制信号CFG_CAP，且NM5的漏接地；所述R9的另外一端和R10的另外一端接在一起，并与运放AMP的输入正端相接；所述VIN+为信号的输入正端，且VIN+的输出端与CAP1的输入端电性连接；所述CAP1的输出端接有NM2的栅和电阻R7；所述VI...

【专利技术属性】
技术研发人员：周玉镇，李伟伟，向飞翔，
申请(专利权)人：灿芯半导体天津有限公司，
类型：发明
国别省市：