一种用于减少电阻型数模转换器开关数量及译码的方法和装置制造方法及图纸

本发明专利技术公开了一种用于减少电阻型数模转换器开关数量及译码的方法和装置，包括电阻Rz，所述电阻Rz将电源VREFP一分为二后通过2

【技术实现步骤摘要】
一种用于减少电阻型数模转换器开关数量及译码的方法和装置


[0001]本专利技术属于电阻型数模转换器
，具体涉及一种用于减少电阻型数模转换器开关数量及译码的方法和装置。

技术介绍

[0002]电阻分压型DAC的主要功能是以一组串联电阻实现的，现代集成电路制造工艺很容易保证其相对精度，即使阻值有较大的误差，DAC的输出依然是单调的，这是电阻分压型DAC的优点。几种不同类型的电阻串DAC，实现N位DAC最直接的方法是通过基于解码转换器的DAC。电阻的位数决定了DAC的分辨率，N位的DAC则需要2
n
个电阻，同时开关网络树状相连。电阻网络结构简单，开关网络为给定的数字输入信号提供高阻通路，将对应的码字模拟信号电压传递到输出节点，但开关网络延时严重限制了DAC的速度。使用组合逻辑可以加快速度，但是改善有限。当位数增加时，电阻和开关的数量也显著增加，消耗很大的芯片面积。分辨率每提高一位，面积将扩大一倍。
[0003]现有方案中电阻结构是基本单元为同的单位电阻以串联的方式构成，电阻网络的顶端接参考电位，底端接低电位，则参考电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于减少电阻型数模转换器开关数量及译码的装置，其特征在于，包括电阻Rz，所述电阻Rz将电源VREFP一分为二后通过2
N
个单位电阻进行分压，N为电阻分压型DAC的位数，分压后的每个电压分别连接一个NMOS开关的源端，按照连接分压后电压的顺序，第m个NMOS开关的漏端连接电压传输线VL2，第n个NMOS开关的漏端连接电压传输线VL1，m为奇数，n为偶数；利用这两条传输线，即可将每个单位电阻的两端电压传输到电路后级，若要将第i(i＝0，1，...，N
‑
1)个电阻Ri的两端电压传输到后级电路时，当i为偶数，则电压传输线VL1为电阻Ri的低电压位，电压传输线VL2为电阻Ri的高电压位；当i为奇数，则电阻Ri的低电压位是电压传输线VL2，电阻Ri的高电压位是电压传输线VL1；2
N
个NMOS开关构成开关阵列，各NMOS开关的栅连接数字译码电路产生的开关控制信号，所述开关阵列中的各NMOS开关由数字译码电路控制导通还是关断状态。2.根据权利要求1所述的一种用于减少电阻型数模转换器开关数量及译码的装置，其特征在于，所述电阻Rz的阻值为同等数量2
N
的单位电阻。3.根据权利要求1所述的一种用于减少电阻型数模转换器开关数量及译码的装置，其特征在于，所述开关阵列只保持一级开关，采用一级级联的方式。4.基于权利要求1
‑
3任一项所述装置的一种用于减少电阻型数模转换器开关数量及译码的方法，其特征在于，先通过电阻Rz将电源VREFP一分为二，电压降至VREFP/2，其次将剩余的VREFP/2电压，通过2
N
个单位电阻对其进行分压，再将其所产生的每个电压连接到右边的NMOS开关的源端，最终通过NMOS开关的漏端交叉连接至两条电压传输线，两条传输线为传输线VL1和传输线VL2，控制信号Y<N
‑
1：0>是由数字译码电路产生的开关控制信号，将这些控制信号连接到开关阵列NMOS管的栅端，所述NMOS开关阵列由译码电路控制导通还是关断状态。5.根据权利要求4所述的一种用于减少电阻型数模转换器开关数量及译码的方法，其特征在于，所述译码电路的相邻码数导通时，...

【专利技术属性】
技术研发人员：汤华莲，杨翠莉，党琳，刘伟峰，郭辉，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：