具有改进的导电短柱覆盖度的半导体装置封装制造方法及图纸

技术编号:37400720 阅读:20 留言:0更新日期:2023-04-30 09:28
一种半导体装置封装包含多层衬底,所述多层衬底包含底部层和顶部层。一个或多个裸片安装在所述衬底的所述顶部层上且电耦合到所述顶部层。电磁干扰(EMI)屏蔽件囊封所述衬底和半导体裸片。第一多个导电短柱定位在所述衬底的所述顶部层的边缘周围。所述导电短柱中的每一个包含具有第一厚度且与所述EMI屏蔽件接触的边缘部分。第二多个导电短柱定位在所述衬底的所述底部层的边缘周围。所述第二多个导电短柱中的每一个包含具有小于所述第一厚度的第二厚度且与所述EMI屏蔽件接触的边缘部分。二厚度且与所述EMI屏蔽件接触的边缘部分。二厚度且与所述EMI屏蔽件接触的边缘部分。

【技术实现步骤摘要】
具有改进的导电短柱覆盖度的半导体装置封装

技术介绍

[0001]具有电磁干扰(EMI)保护的嵌入式裸片封装可包含一起封装在衬底上的一个或多个半导体裸片。裸片和衬底由EMI屏蔽件囊封和覆盖。用于此类封装的组装过程通常包含将力施加到衬底的底部的操作。此类力会导致组装封装中的导电材料不受EMI屏蔽件保护,这不利地影响封装的EMI特性。

技术实现思路

[0002]本公开描述一种具有经修改的导电短柱的嵌入式裸片封装,所述经修改的导电短柱提供封装的增强型EMI特性。
[0003]在一个实施中,一种半导体装置封装包含:衬底,其具有多个层,所述多个层包含底部层和顶部层;一个或多个裸片,其通过多个接合线安装在衬底的顶部层上且耦合到所述顶部层;EMI屏蔽件,其囊封衬底和一个或多个半导体裸片;第一多个导电短柱,其定位在衬底的顶部层的边缘周围,其中第一多个导电短柱中的每一个包含具有第一厚度且与EMI屏蔽件接触的边缘部分;以及第二多个导电短柱,其定位在衬底的底部层的边缘周围,其中第二多个导电短柱中的每一个包含具有小于第一厚度的第二厚度且与EMI屏蔽件接触的边缘部分。
[0004]在一些实施中,第二多个导电短柱中的每一个进一步包含具有大于第二厚度的厚度的中心部分。在一些实施中,第一多个导电短柱中的每一个进一步包含具有与第二多个导电短柱中的每一个的中心部分的厚度相等的厚度的中心部分。
[0005]在一些实施中,EMI屏蔽件完全覆盖第一和第二多个导电短柱中的每一个。
[0006]在一些实施中,第二厚度被设置成使得第二多个导电短柱318在EMI屏蔽件组装操作期间不与带状粘合层接触。
[0007]在一些实施中,衬底进一步包含至少一个中间层,每一中间层包含与EMI屏蔽件230接触的第三多个导电短柱;且第三多个导电短柱中的每一导电短柱包含具有大于第二厚度的厚度的边缘部分。在一些实施中,第三多个导电短柱中的每一个的边缘部分的厚度等于第一厚度。
[0008]在一些实施中,包含于衬底中的每一导电短柱在电介质材料之上经图案化且由焊料掩模覆盖。
[0009]在一些实施中,包含于衬底中的每一导电短柱为铜,且EMI屏蔽件为金属、碳、陶瓷或聚合物。
[0010]在一些实施中,对于第二多个导电短柱中的每一个,边缘部分与中心部分一体地形成且定位在中心部分与EMI屏蔽件之间。
[0011]在一些实施中,对于第二多个导电短柱中的每一个,边缘部分在包括阶梯的接合点处与中心部分接合。在一些实施中,第二多个导电短柱中的每一个的底部表面包含在边缘部分与中心部分的接合点处的阶梯。
[0012]在一些实施中,衬底包含平面底部表面,且从衬底的底部表面到第二多个导电短
柱中的每一个的中心部分的距离小于从衬底的底部表面到第二多个导电短柱的边缘部分的距离。
[0013]在本文中所描述的实施的另一方面中,一种用于半导体装置的多层衬底包含:边缘区,其被配置成用于与EMI屏蔽件接触;中心区,其连接到边缘区;以及由非导电层分离的多个金属层,其包含顶部金属层和底部金属层;其中底部金属层在对应于衬底的中心区的位置中具有第一厚度,且在对应于衬底的边缘区的位置中具有小于第一厚度的第二厚度。
[0014]在一些实施中,顶部金属层在对应于衬底的边缘区的位置中具有大于第二厚度的厚度。在一些实施中,顶部金属层在对应于衬底的中心区360的位置中具有等于第一厚度的厚度。在一些实施中,顶部金属层被配置成用于通过多个接合线耦合到一个或多个裸片。
[0015]在本文所描述的实施的另一方面中,一种衬底包含:顶部表面,其被配置成用于电连接到安装于其上的一个或多个集成电路;顶部层,其具有用于接触EMI屏蔽件的第一电接触构件,所述第一电接触构件具有第一厚度;以及底部层,其具有用于接触EMI屏蔽件的第二电接触构件,所述第二电接触构件具有小于第一厚度的第二厚度。
[0016]在一些实施中,第一电接触构件包含具有第一厚度的第一多个导电短柱边缘。在一些实施中,第二电接触构件包含具有第二厚度的第二多个导电短柱边缘。
附图说明
[0017]当结合附图阅读时,将更好地理解前述概述以及以下详细描述。出于说明本公开的目的,在附图中展示当前优选的实施例,其中相同的参考标号始终指示相同的元件。然而,应注意,本公开的各方面可以不同形式体现且因此不应理解为受限于本文中所阐述的所说明的实施例。在附图中说明的元件未必按比例绘制,而是可能已被放大以突出其中主题的重要特征。此外,可以通过省略对于理解所公开的实施例未必需要的元件来简化附图。
[0018]图1A为根据一些实施的具有多层衬底和多个半导体裸片的半导体装置封装的一部分的横截面侧视图。
[0019]图1B为图1A的多层衬底的一部分的底视图。
[0020]图2A到2D为包含不被EMI屏蔽件覆盖的导电短柱的图1A到1B的多层衬底的边缘区的放大横截面侧视图。
[0021]图3A到3D为包含由EMI屏蔽件覆盖的经修改的导电短柱的图1A到1B的多层衬底的边缘区的放大横截面侧视图。
[0022]图3E到3F为图3A到3B的多层衬底的边缘区的增强型视图。
[0023]图4为说明根据一些实施的包含短柱薄化操作的组装图3A到3F的多层衬底的方法的示例性图。
具体实施方式
[0024]现将在下文中参考附图更全面地描述本主题,在所述附图中展示代表性实施例。然而,本专利技术的主题可以用不同形式体现,且不应被解释为限于本文中所阐述的实施例。相反,提供这些实施例是为了描述和增强本领域的技术人员的能力。
[0025]图1A为根据一些实施的具有由电磁干扰(EMI)屏蔽件130囊封的多层衬底110和一个或多个半导体裸片120的半导体装置封装100的横截面侧视图。封装100也可称为具有EMI
保护的嵌入式裸片封装,其中一个或多个裸片一起封装在衬底上,由EMI屏蔽件囊封,且由EMI屏蔽件覆盖。裸片120可包含例如一个或多个存储器裸片(例如,NAND裸片)、ASIC裸片、控制器裸片、倒装芯片裸片等。
[0026]一个或多个裸片120安装在衬底110的顶部表面上且电连接到所述顶部表面。衬底110可具有多个层(也被称为平面)。在一些实施中,衬底110包含一个或多个信号平面、电源平面和接地平面。每一层包含延伸到与EMI屏蔽件130接触的衬底110的边缘的多个导电短柱112(例如,铜短柱)。
[0027]图1B为图1A的多层衬底110的一部分的底视图。图式展示经图案化到衬底的底部层中的导电材料(例如,铜)。导电材料包含在衬底的边缘处的多个导电短柱112。尽管图1B仅展示衬底的底部层,但衬底的其它层中的至少一个也包含衬底的边缘处的导电短柱。
[0028]在一些实施中,导电短柱112通过使屏蔽件130接地而增强封装100的EMI特性。另外,导电短柱112通过使屏蔽件130稳定而增强封装100的机械特性。
[0029]图2A到2D为根据一些实施的图1A到1B的多层衬底的边缘本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体装置封装,其包括:衬底,其具有多个层,所述多个层包含底部层和顶部层;一个或多个裸片,其安装在所述衬底的所述顶部层上且电耦合到所述顶部层;电磁干扰(EMI)屏蔽件,其囊封所述衬底和所述一个或多个半导体裸片;第一多个导电短柱,其定位在所述衬底的所述顶部层的边缘周围,其中所述第一多个导电短柱中的每一个包含具有第一厚度且与所述EMI屏蔽件接触的边缘部分;以及第二多个导电短柱,其定位在所述衬底的所述底部层的边缘周围,其中所述第二多个导电短柱中的每一个包含具有小于所述第一厚度的第二厚度且与所述EMI屏蔽件接触的边缘部分。2.根据权利要求1所述的半导体装置封装,其中所述第二多个导电短柱中的每一个进一步包含具有大于所述第二厚度的厚度的中心部分。3.根据权利要求2所述的半导体装置封装,其中所述第一多个导电短柱中的每一个进一步包含具有与所述第二多个导电短柱中的每一个的所述中心部分的所述厚度相等的厚度的中心部分。4.根据权利要求2所述的半导体装置封装,其中对于所述第二多个导电短柱中的每一个,所述边缘部分与所述中心部分一体地形成且定位在所述中心部分与所述EMI屏蔽件之间。5.根据权利要求2所述的半导体装置封装,其中对于所述第二多个导电短柱中的每一个,所述边缘部分在包括阶梯的接合点处与所述中心部分接合。6.根据权利要求2所述的半导体装置封装,其中所述第二多个导电短柱中的每一个的底部表面包含在所述边缘部分与所述中心部分的接合点处的阶梯。7.根据权利要求2所述的半导体装置封装,其中:所述衬底包含平面底部表面;且从所述衬底的所述底部表面到所述第二多个导电短柱中的每一个的所述中心部分的距离小于从所述衬底的所述底部表面到所述第二多个导电短柱的所述边缘部分的距离。8.根据权利要求1所述的半导体装置封装,其中所述EMI屏蔽件完全覆盖所述第一和第二多个导电短柱中的每一个。9.根据权利要求1所述的半导体装置封装,其中所述第二厚度被设置成使得所述第二多个导电短柱在EMI屏蔽件组装操作期间不与带状粘合层接触。10.根据权利要求1所述的半导体装置封装,其中:所述衬底进一步包含至少一个中间...

【专利技术属性】
技术研发人员:董少鹏邱进添姜卫挺张会容杨正雄谭华J
申请(专利权)人:西部数据技术公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1