逻辑门电路制造技术

本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。降低了逻辑门电路的工作能耗。降低了逻辑门电路的工作能耗。

【技术实现步骤摘要】
逻辑门电路


[0001]本申请涉及芯片存储器存储
，特别是涉及一种逻辑门电路。

技术介绍

[0002]当前大数据时代，数据量的高速增长对芯片算力与能效提出了更高的要求，而传统存算分离的冯
‑
诺伊曼架构限制了算力与能效的进一步提升。因此，亟需发展出基于新型非易失性存储器的新型存算架构。铁电存储器是利用铁电材料的极化翻转实现0/1存储的存储技术，其基本构成单元为铁电场效应晶体管(Ferroelectric Field Effect Transistor，FeFET)。图1是相关技术中铁电晶体管的结构示意图，如图1所示，铁电晶体管由栅极、沟道和衬底构成，沟道的两端分别设置有源极和漏极，栅极和沟道之间由上至下依次设置有铁电层和界面层。在栅极上施加正电压或负电压，且施加在铁电材料上的电压超过矫顽电压Vc时，会导致铁电极化正向或负向翻转，铁电材料中的极化电荷会在沟道吸引电性相反的电荷，改变晶体管的阈值电压，铁电晶体管在进行编程和擦除时的极化状态如图1中的(a)、(b)所示。在对铁电晶体管进行编程或擦除操作后，通过改变铁电晶体管衬底的偏置电压Vsub，可以调节铁电晶体管的阈值电压，从而做到逻辑门的切换。但是对逻辑门进行逻辑切换时，若想长时间保持某一逻辑功能，需要对铁电晶体管衬底长时间施加偏压，导致逻辑门电路工作能耗高。
[0003]针对相关技术中存在逻辑门电路工作能耗高的问题，目前还没有提出有效的解决方案。

技术实现思路

[0004]在本实施例中提供了一种逻辑门电路，以解决相关技术中逻辑门电路工作能耗高的问题。
[0005]本实施例提供了一种逻辑门电路，包括：上拉电阻和铁电晶体管，所述铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，所述沟道的两端分别设置有源极和漏极，所述主栅极和所述沟道之间由上至下依次设置有铁电层和界面层，所述沟道和所述背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；所述上拉电阻与所述漏极连接。
[0006]在其中的一些实施例中，制成所述阻绝氧化层的材料包括Al2O3，制成所述电荷俘获层的材料包括Si3N4，制成所述隧穿氧化层的材料包括SiO2。
[0007]在其中的一些实施例中，所述阻绝氧化层通过原子层沉积法生长一层Al2O3形成；所述电荷俘获层通过化学气相沉积法生长一层Si3N4形成；所述隧穿氧化层通过原子层沉积法生长一层SiO2形成。
[0008]在其中的一些实施例中，制成所述铁电层的材料包括HfZrO
X
，制成所述界面层的材料包括SiO2。
[0009]在其中的一些实施例中，所述铁电层通过原子层沉积法生长一层HfZrO
X
形成，所
述界面层通过臭氧氧化法生长一层SiO2形成。
[0010]在其中的一些实施例中，当所述铁电晶体管的电荷俘获层保持在电中性状态时，所述铁电晶体管构成第一逻辑门。
[0011]在其中的一些实施例中，当向所述铁电晶体管的背栅极施加第一预设电压时，所述铁电晶体管的电荷俘获层处于负电荷俘获态，所述铁电晶体管所实现的功能从第一逻辑门切换至第二逻辑门，且在撤去所述第一预设电压后，所述铁电晶体管保持所述第二逻辑门的功能。
[0012]在其中的一些实施例中，对于n型铁电晶体管，所述第一逻辑门为“与非”门，所述第二逻辑门为“或非”门；对于p型铁电晶体管，所述第一逻辑门为“或”门，所述第二逻辑门为“与”门。
[0013]在其中的一些实施例中，当向所述铁电晶体管的主栅极施加第二预设电压时，所述铁电晶体管发生铁电极化正向翻转，所述铁电晶体管的阈值电压变小。
[0014]在其中的一些实施例中，当向所述铁电晶体管的主栅极施加第三预设电压时，所述铁电晶体管发生铁电极化负向翻转，所述铁电晶体管的阈值电压变大。
[0015]与相关技术相比，在本实施例中提供的逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。
[0016]本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
[0017]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0018]图1是相关技术的铁电晶体管的结构示意图；
[0019]图2是本申请一实施例中逻辑门电路的结构示意图；
[0020]图3是本申请一实施例中基于n型铁电晶体管的逻辑门电路的Id
‑
Vg特性曲线图；
[0021]图4是本申请一实施例中基于n型铁电晶体管的逻辑门电路的操作表和真值表；
[0022]图5是本申请一实施例中基于p型铁电晶体管的逻辑门电路的Id
‑
Vg特性曲线图；
[0023]图6是本申请一实施例中基于p型铁电晶体管的逻辑门电路的操作表和真值表。
具体实施方式
[0024]为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。
[0025]除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属
具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语
“
包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块(单元)的过程、方法和系统、产品或设备并未限定于列出的步骤或模块(单元)，而可包括未列出的步骤或模块(单元)，或者可包括这些过程、方法、产品或设备固有的其他步骤或模块(单元)。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
[0026]在一个实施例中，提供了一种逻辑门电路，图2是本实施例提供的逻辑门电路的结构示意图。如图2中的(a)所示，该逻辑门电路包括上拉电阻(PU)和铁电晶体管。如图2中的(b)所示，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逻辑门电路，其特征在于，包括：上拉电阻和铁电晶体管，所述铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，所述沟道的两端分别设置有源极和漏极，所述主栅极和所述沟道之间由上至下依次设置有铁电层和界面层，所述沟道和所述背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；所述上拉电阻与所述漏极连接。2.根据权利要求1所述的逻辑门电路，其特征在于，制成所述阻绝氧化层的材料包括Al2O3，制成所述电荷俘获层的材料包括Si3N4，制成所述隧穿氧化层的材料包括SiO2。3.根据权利要求2所述的逻辑门电路，其特征在于，所述阻绝氧化层通过原子层沉积法生长一层Al2O3形成；所述电荷俘获层通过化学气相沉积法生长一层Si3N4形成；所述隧穿氧化层通过原子层沉积法生长一层SiO2形成。4.根据权利要求1所述的逻辑门电路，其特征在于，制成所述铁电层的材料包括HfZrO
X
，制成所述界面层的材料包括SiO2。5.根据权利要求4所述的逻辑门电路，其特征在于，所述铁电层通过原子层沉积法生长一层HfZrO
X
...

【专利技术属性】
技术研发人员：许嘉诚，金成吉，顾佳妮，陈冰，刘欢，玉虓，韩根全，
申请(专利权)人：之江实验室，
类型：发明
国别省市：