基于优化频响实现并行架构任意插值与高采样处理的方法、装置、处理器及其存储介质制造方法及图纸

本发明专利技术涉及一种基于优化频响实现并行架构任意插值与高采样处理的方法，其中，该方法包括：上位机接收到所需转换的N对IQ数据后，进行快速傅里叶变换，生成N对频域复数数据F

【技术实现步骤摘要】
基于优化频响实现并行架构任意插值与高采样处理的方法、装置、处理器及其存储介质


[0001]本专利技术涉及数字通信处理
，尤其涉及高采样率下矢量调制信号内插处理
，具体是指一种基于优化频响实现并行架构任意插值与高采样处理的方法、装置、处理器及其计算机可读存储介质。

技术介绍

[0002]通常的基带发射系统中，为满足不同通信系统和应用场景都会遇到采用率转换的问题。常见方式由FPGA拉格朗日任意内插、半带内插、CIC内插，或者由软件进行内插算法实现。但是在为满足高带宽的发射系统中，采样率一般较高，这时如果兼顾低采样率的情况下，需要内插级数巨大，导致成本进一步激增；如果全由软件系统处理整个内插过程，其要求软件平台性能极好且占用内存可达几十GB，且算法实现效率极低，并要求硬件储存部分深度极大，不太符合实际。如果由FPGA全部处理，一般采用拉格朗日插值与CIC、半带等级联算法，在高采样传输平台上一般为并行数据处理，导致所需算法资源激增，且算法对于大带宽信号的频响恶化较为明显，不适用于带宽占采样率比例较高的插值场景。

技术实现思路

...

【技术保护点】

【技术特征摘要】
1.一种基于优化频响实现并行架构任意插值与高采样处理的方法，其特征在于，所述的方法包括以下步骤：(1)在发射系统中，上位机接收到所需转换的N对IQ数据后，进行快速傅里叶变换，生成N对频域复数数据F
iq0
[N]；(2)将系统原始数据的采样率f
sa1
与系统实际所需采样率f
sa0
，进行相对运算，对系统实际所需采样率f
sa0
以递除以2方式获取到最近于所述的系统原始数据采样率f
sa1
的采样率f
sa2
；(3)获得当前系统所需插值或抽取的长度Ls，并进行相应的处理；(4)输入数据，并判断插值数是否大于2倍插值，如果是，则进入步骤(5)，否则，进入步骤(6)；(5)进入第一Fifo先入先出队列进行插值处理；(6)进入第二Fifo先入先出队列进行插值处理；(7)根据JESD204B协议将处理后的数据发送给DAC芯片，由所述的DAC芯片输出对应的模拟基带信号。2.根据权利要求1所述的基于优化频响实现并行架构任意插值与高采样处理的方法，其特征在于，所述的步骤(1)中根据以下公式进行快速傅里叶变换：3.根据权利要求1所述的基于优化频响实现并行架构任意插值与高采样处理的方法，其特征在于，所述的步骤(3)根据以下公式计算所需插值或抽取的长度Ls：当Ls>0时，对F
iq0
[N]数组的中间位置进行插值Ls对0的复数；当Ls<0时，对F
iq0
[N]数组的中间位置进行抽取Ls对复数数据。4.根据权利要求3所述的基于优化频响实现并行架构任意插值与高采样处理的方法，其特征在于，所述的步骤(5)具体包括以下步骤：(5.1)判断当前数据所需插值倍数是否大于4倍插值，如果否，则进入步骤(5.2)；如果是，则进行单通道半带插值处理，并分别判断当前数据所需插值倍数是否大于8倍插值、16倍插值、32倍插值、64倍插值、128倍插值或者大于...

【专利技术属性】
技术研发人员：唐汉彬，
申请(专利权)人：创远信科上海技术股份有限公司，
类型：发明
国别省市：