UVM平台及基于UVM平台的芯片验证方法技术

本申请实施例提供一种UVM平台及基于UVM平台的芯片验证方法。所述UVM平台中封装有事务级接口；其中，所述UVM平台被配置为：将从虚拟类序列获取的数据包驱动到外部被测设计，所述数据包包括输入端口数据；监控所述外部被测设计的输入端口数据和输出端口数据；将监控到的所述输入端口数据通过所述事务级接口发送给外部参考模型，并通过所述事务级接口获取所述参考模型输出的处理结果数据，其中，所述参考模型被配置为：模仿所述外部被测设计的功能对所述输入端口数据进行处理，得到处理结果数据；对所述参考模型的处理结果数据以及监控到的所述外部被测设计的输出端口数据进行对比验证，得到验证结果。得到验证结果。得到验证结果。

【技术实现步骤摘要】
UVM平台及基于UVM平台的芯片验证方法


[0001]本申请涉及芯片验证
，尤其涉及UVM平台及基于UVM平台的芯片验证方法。

技术介绍

[0002]芯片验证就是采用相应的验证语言、验证工具、验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格、是否已经完全释放了风险、是否发现并更正了所有的缺陷，站在全流程的角度，它是一种防范于未然的措施。为了更好的完成验证，验证人员需要经常围绕设计搭建贴切、高效的验证环境。
[0003]通用验证方法学(Universal Verification Methodology,UVM)是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。UVM已经成为越来越多的验证人员首选的平台。

技术实现思路

[0004]本申请的专利技术人发现，在上述的相关技术中，至少存在如下的技术问题：现有的通用UVM环境没有配套的TLM接口，导致验证人员每次进行芯片验证都需要手动搭建带有TLM接口的UVM环境，这种方式需要人力，且代码风格不一致，导致检视困难。
[0005]为了解决至少上述技术问题或类似的技术问题，本申请实施例提供一种UVM平台及基于UVM平台的芯片验证方法，在该UVM平台及基于UVM平台的芯片验证方法中，提供了一种封装有TLM接口的具有标准化层次结构的UVM平台，针对不同的被测设计，均可基于该UVM平台进行芯片验证，无需验证人员再手动搭建TLM接口，使得每次进行芯片验证时所使用的UVM平台的代码风格一致，便于检视。
[0006]本申请实施例提供一种UVM平台，所述UVM平台中封装有事务级接口；其中，所述UVM平台被配置为：
[0007]将从虚拟类序列获取的数据包驱动到外部被测设计，所述数据包包括输入端口数据；
[0008]监控所述外部被测设计的输入端口数据和输出端口数据；
[0009]将监控到的所述输入端口数据通过所述事务级接口发送给外部参考模型，并通过所述事务级接口获取所述参考模型输出的处理结果数据，其中，所述参考模型被配置为：模仿所述外部被测设计的功能对所述输入端口数据进行处理，得到处理结果数据；
[0010]对所述参考模型的处理结果数据以及监控到的所述外部被测设计的输出端口数据进行对比验证，得到验证结果。
[0011]本申请实施例提供一种基于UVM平台的芯片验证方法，所述UVM平台中封装有事务级接口，所述方法包括：
[0012]将从虚拟类序列获取的数据包驱动到外部被测设计，所述数据包包括输入端口数
据；
[0013]监控所述外部被测设计的输入端口数据和输出端口数据；
[0014]将监控到的所述输入端口数据通过所述事务级接口发送给外部参考模型，并通过所述事务级接口获取所述参考模型输出的处理结果数据，其中，所述参考模型被配置为：模仿所述外部被测设计的功能对所述输入端口数据进行处理，得到处理结果数据；
[0015]对所述参考模型的处理结果数据以及监控到的所述外部被测设计的输出端口数据进行对比验证，得到验证结果。
附图说明
[0016]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0017]图1是本公开第一方面的实施例提供的一种UVM平台的结构示意图。
[0018]图2是本公开第一方面的实施例提供的一种事务级接口的结构示意图。
[0019]图3是本公开第一方面的实施例提供的另一种UVM平台的结构示意图。
[0020]图4是本公开第一方面的实施例提供的又一种UVM平台的结构示意图。
[0021]图5是本公开第二方面的实施例提供的一种基于UVM平台的芯片验证方法的流程示意图。
[0022]图6是本公开第二方面的实施例提供的一种基于UVM平台的芯片验证方法的部分流程示意图。
具体实施方式
[0023]参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。下面结合附图对本申请的各种实施方式进行说明。这些实施方式只是示例性的，不是对本申请的限制。
[0024]在本申请实施例中，术语“第一”、“第二”、“上”、“下”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在，但并不排除存在或添加一个或多个其他特征、元素、元件或组件。
[0025]在本申请实施例中，单数形式“一”、“该”等包括复数形式，应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义；此外术语“所述”应理解为既包括单数形式也包括复数形式，除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据
……”
，术语“基于”应理解为“至少部分基于
……”
，除非上下文另外明确指出。
[0026]为更好的理解本申请，以下先对本申请的研究背景进行详细说明。
[0027]随着芯片规模越来越大，复杂程度越来越高，需要在更高的抽象层次上对设计进
行描述，以便更能进行更高速度的仿真、软/硬件协同仿真和体系架构的探索。当设计被表达为系统级模型时，选用不同的算法对设计进行多次尝试是很容易做到的，换用不同的结构进行试验也能很快的完成；倘若使用寄存器传输级或门级模型来表达设计，规模通常相当大，若要试探不同的设计结构或者做一些改动，即使不是太困难，也相当费时费力。
[0028]SystemC(后续简称SC)作为一种语言推动其开发和标准化的关键因素是可以进行系统级设计，并且可以描述硬件的架构和软件的算法，支持验证和IP的交流。在系统级上使用SystemC作为软件和硬件的分割权衡比其他语言容易的多，并且进行仿真比使用其他多种语言进行仿真要快速的多。因此采用基于SystemC来设计和描述单元的微结构能够建立一个完全标准的仿真环境，在高抽象层次上直接建模。
[0029]事务级模型(Transaction
‑
Level Modeling，TLM)建立在SystemC标准之上，包括SystemC核心语言、结构化元素、预定义通道、数据类型等概念。TLM是一个基于事务的通信方式，通常在高抽象级的语言中被引用作为模块之间的通讯方式，成功地将模块内的计算和模块之间的通信从时间跨度方面剥离开。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种UVM平台，其特征在于，所述UVM平台中封装有事务级接口；其中，所述UVM平台被配置为：将从虚拟类序列获取的数据包驱动到外部被测设计，所述数据包包括输入端口数据；监控所述外部被测设计的输入端口数据和输出端口数据；将监控到的所述输入端口数据通过所述事务级接口发送给外部参考模型，并通过所述事务级接口获取所述参考模型输出的处理结果数据，其中，所述参考模型被配置为：模仿所述外部被测设计的功能对所述输入端口数据进行处理，得到处理结果数据；对所述参考模型的处理结果数据以及监控到的所述外部被测设计的输出端口数据进行对比验证，得到验证结果。2.根据权利要求1所述的UVM平台，其特征在于，所述事务级接口包括：端口参数声明模块，被配置为：对所述输入端口的参数以及所述参考模型的端口参数进行声明；端口参数注册模块，被配置为：将所述输入端口的参数以及所述参考模型的端口参数注册到所述UVM平台中；连接模块，被配置为：连接所述事务级接口与所述参考模型的端口；读写模块，被配置为：将所述输入端口数据发送给所述参考模型以及读取所述参考模型输出的处理结果数据。3.根据权利要求1或2所述的UVM平台，其特征在于，所述参考模型的端口为事务级接口。4.根据权利要求3所述的UVM平台，其特征在于，所述UVM平台中还封装有序列发生器、驱动器、第一监视器、第二监视器以及计分板；其中，所述序列发生器被配置为：将从虚拟类序列获取的数据包发送给所述驱动器；所述驱动器被配置为：将所述数据包驱动到所述外部被测设计；所述第一监视器被配置为：监控所述外部被测设计的输入端口数据，将监控到的所述输入端口数据通过所述事务级接口发送给所述参考模型；所述第二监视器被配置为：监控所述外部被测设计的输出端口数据，将所述输出端口数据发送给所述计分板；所述计分板被配置为：对所述外部被测设计的输出端口数据以及所述参考模型的处理结果数据进行对比验证，得到验证结果。5.根据权利要求4所述的UVM平台，其特征在于，所述UVM平台内封装有主代理单元，所述序列发生器、驱动器、第一监视器封装在所述主代理单元中。6.根据权利要求4所述的UVM平台，其特征在于，所述UVM平台内封装有从代理单元，所述第二监视器封装在所述从代理单元中。7.一种基于UVM平台的芯片验证方法，其特征在于，所述UVM平台中封装有事务级接口，所述方法包括：将从虚拟类序列获取的数据包驱动到外部被测设计，所述数据包包括输入端口数据；监控所述外部被测设计的输入端口数据和输出端口数据；将监控到的所述输入端口数据通过所述事务级接口发送给外部参考模型，并通过所述事务级接口获取所述参考模型输出的处理结果数据，其中，所述参考模型被配置为：模仿所
述外部被测设计的功能对所述输入端口数据进行处理，...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技上海有限责任公司，
类型：发明
国别省市：