包括硬件计算器的集成电路和相应的计算方法技术

本公开的实施例涉及包括硬件计算器的集成电路和相应的计算方法。在一个实施例中，集成电路包括硬件计算器，该硬件计算器被配置成根据下式在一系列运算中并行地计算第一阶n

【技术实现步骤摘要】
包括硬件计算器的集成电路和相应的计算方法
[0001]优先权要求
[0002]本申请要求于2021年10月22日提交的法国申请No.2111263的权益，该申请在此引入作为参考。


[0003]实施例和实现方式涉及以集成方式执行的硬件计算器，特别是适于执行卷积乘积的输出向量分量的并行计算。

技术介绍

[0004]典型地，特别是在有限脉冲响应“FIR”滤波器算法中，输入矢量{x
i
}
0≤i≤M
‑1和另一输入矢量{b
i
}
0≤i≤N
‑1之间的卷积乘积产生输出矢量{Y
m
}
0≤m≤N
‑1，其每个分量由算式定义。
[0005]通常，输入矢量{x
i
}
0≤i≤M
‑1的数据可以称为“采样”，而输入矢量{b
i
}
0≤i≤N
‑1的数据可以称为“抽头”。

技术实现思路

[0006]硬件计算器可以是专门用于计算这种卷积乘积的输出向量的分量Y本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：硬件计算器，被配置为根据算式在一系列运算中并行计算第一阶n
‑
1的第一输出分量Y
n
‑1和高于所述第一阶并且与所述第一阶连续的第二阶n的第二输出分量Y
n
，其中所述硬件计算器包括专用于所述第一输出分量Y
n
‑1的第一计算路径，和专用于所述第二输出分量Y
n
的第二计算路径，其中对于每个运算，第一寄存器被配置为包含对应于所述第一路径中的运算的项的第一因数的对{x
i
,x
i
‑1}，第二寄存器被配置为包含对应于所述第一路径中的所述运算的项的第二因数的对{b
j
,b
j+1
}，以及第三寄存器被配置为包含对应于所述第一路径中的下一运算的项的第二因数的对{b
j+2
,b
j+3
}，以及其中所述两个计算路径被配置为各自访问所述第一寄存器、所述第二寄存器及所述第三寄存器，从而在每个运算中在对应于每个输出分量Y
n
‑1,Y
n
的阶的算式m＝n
‑
1,m＝n中的求和索引0≤k≤N
‑
1的相应位置处使用第一因数x
m
‑
k
和第二因数b
k
。2.根据权利要求1所述的集成电路，其中对于每个运算，所述第一计算路径被配置为在第一输出寄存器中计算并且累加在包含于所述第一寄存器中的所述第一因数{x
i
,x
i
‑1}与包含于所述第二寄存器中的所述第二因数{b
j
,b
j+1
}之间的两个乘积的对其中对于每个运算，所述第二计算路径被配置为在第二输出寄存器中计算并且累加包含于所述第一寄存器中的相同第一因数{x
i
,x
i
‑1}与包含于所述第二寄存器和所述第三寄存器中的对应于所述第二阶n的所述计算的所述第二因数之间的所述两个乘积的对并且其中对于每个运算，所述硬件计算器被配置为将对应于所述第一路径的所述下一运算的所述计算的第一因数的对{x
i
‑2,x
i
‑3}加载到所述第一寄存器中，以及将对应于所述第一路径的所述下一运算之后的所述运算的所述计算的第二因数的对{b
j+4
,b
j+5
}加载到所述第二寄存器中。3.根据权利要求1所述的集成电路，其中所述硬件计算器被配置为在所述一系列运算中针对每个连续运算切换所述第二寄存器和所述第三寄存器的功能。4.根据权利要求1所述的集成电路，其中所述第一寄存器、所述第二寄存器、所述第三寄存器、所述第一输出寄存器和所述第二输出寄存器具有2M位的尺寸，并且各自包含一对以M位编码的两个数据项。5.根据权利要求1所述的集成电路，其中所述硬件计算器包括选择电路，所述选择电路被配置为在所述第一计算路径和所述第二计算路径处分配对所述第二寄存器和对所述第三寄存器的访问，使得所述第一路径具有对应于包含在所述第二寄存器中的所述运算的所述第二因数{b
j
,b
j+1
}的访问，并且所述第二路径具有对应于包含在所述第二寄存器和所述第三寄存器中的所述运算的所述第二因数{b
j+2
,b
j+3
}的访问。6.根据权利要求1所述的集成电路，其中所述硬件计算器被配置为根据相同算式并行计算第三阶n+1的第三输出分量Y
n+1
，所述第三阶高于所述第二阶n并且与所述第二阶连续，
所述硬件计算器包括专用于所述第三输出分量Y
n+1
的第三计算路径，以及其中对于每个运算，所述硬件计算器进一步被配置为使用所述第三路径在第三输出寄存器中计算并且累加两个乘积的对所述两个乘积的对在包含于所述第一寄存器中的相同第一因数{x
i
,x
i
‑1}与包含于所述第三寄存器中的对应于所述第三阶n+1的所述计算的所述第二因数{b
j+2
,b
j+3
}之间。7.根据权利要求1所述的集成电路，其中所述集成电路是数字信号处理器。8.一种集成电路，包括：硬件计算器，被配置为根据算式：在一系列运算中并行计算第一阶n
‑
1的第一输出分量Y
n
‑1和高于所述第一阶并且与所述第一阶连续的第二阶n的第二输出分量Y
n
，其中所述硬件计算器包括专用于所述第一输出分量Y
n
‑1的第一计算路径、专用于所述第二输出分量Y
n
的第二计算路径、被配置为包含第一因数的对{x
i
,x
i
‑1}的第一寄存器、被配置为包含第二因数的对{b
j
,b
j+1
}的第二寄存器、以及被配置为包含第二因数的对{b
j+2
,b
j+3
}的第三寄存器，其中所述硬件计算器针对每个运算被配置为：用所述第一路径在第一输出寄存器中计算和累加包含在所述第一寄存器中的所述第一因数{x
i
,x
i
‑1}和包含在所述第二寄存器中的第二因数{b
j...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：发明
国别省市：