包括锁存器的页缓冲器和包括该页缓冲器的存储器件制造技术

一种存储器件，包括：页缓冲器电路，所述页缓冲器电路包括连接到多条位线中的每条位线的页缓冲器。页缓冲器包括：至少一个附加锁存器和N个数据锁存器；以及控制逻辑电路，控制页缓冲器的设置。基于第一设置，将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中，并且在完成当前编程操作之前，将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于第二设置，在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。供的数据存储在至少一个附加锁存器中。供的数据存储在至少一个附加锁存器中。

【技术实现步骤摘要】
包括锁存器的页缓冲器和包括该页缓冲器的存储器件
[0001]相关申请的交叉引用
[0002]本公开要求于2021年10月22日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0141923的优先权，其全部内容通过引用并入本文中。


[0003]本公开涉及存储器件，更具体地涉及包括多个锁存器的页缓冲器和包括这样的页缓冲器的存储器件。

技术介绍

[0004]近来，随着信息通信装置的多功能增加，需要提高存储器件的存储容量和集成度。为了将数据存储在存储单元中或从存储单元输出数据，存储器件可以包括连接到存储单元的位线的页缓冲器，并且页缓冲器可以包括一个或多个锁存器。
[0005]例如，页缓冲器可以包括多个锁存器，所述多个锁存器包括用于临时存储记录数据的锁存器和用于读出数据的锁存器。然而，在提高存储器件的各种功能方面可能存在限制，因为没有高效地使用页缓冲器中包括的多个锁存器。

技术实现思路

[0006]本专利技术构思的实施例提供了包括具有可变功能的附加锁存器的页缓冲器以及包括该页缓冲器的存储器件，由此基于存储器件的设置提高存储器件的各种功能的性能。
[0007]本专利技术构思的实施例提供了一种存储器件，包括：存储单元阵列,所述存储单元阵列包括多个存储单元；页缓冲器电路，包括页缓冲器，所述页缓冲器通过多条位线中的对应的位线连接到存储单元阵列，页缓冲器包括至少一个附加锁存器和N个数据锁存器，所述N个数据锁存器存储要编程的数据，其中，N是大于或等于2的整数；以及控制逻辑电路，控制页缓冲器的设置。基于与页缓冲器相对应的第一设置，将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中，并且在完成当前编程操作之前，将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于与页缓冲器相对应的第二设置，在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。
[0008]本专利技术构思的实施例还提供了一种存储器件的页缓冲器，该页缓冲器包括：读出锁存器，通过读出节点连接到位线并且读出存储单元中存储的数据；强制锁存器，连接到位线并且调整位线的预充电电压电平；第一数据锁存器和第二数据锁存器，各自存储要编程的数据；高速缓存锁存器，从外部存储控制器接收数据并且将接收的数据传输到第一数据锁存器或第二数据锁存器；以及附加锁存器，所述附加锁存器基于存储器件的第一设置存储要编程的数据，并且基于存储器件的第二设置存储用于调整位线的预充电电压电平的信息或表示编程数据的编程的通过或失败的信息。
[0009]本专利技术构思的实施例又提供了一种存储器件，包括：存储单元阵列，所述存储单元
阵列包括多个存储单元；页缓冲器电路，包括页缓冲器，所述页缓冲器通过多条位线中的对应的位线连接到存储单元阵列，页缓冲器包括至少一个附加锁存器和N个数据锁存器，所述N个数据锁存器存储要编程的数据，其中，N是大于或等于2的整数；控制逻辑电路，控制对存储单元阵列的编程操作和读取操作；高速缓存操作电路，控制电连接关系，使得至少一个附加锁存器作为临时存储数据的高速缓存操作；读出/强制操作电路，控制电连接关系，使得至少一个附加锁存器读出存储单元中存储的数据或调整对应的位线的预充电电压电平；以及编程数据保存电路，控制电连接关系，使得至少一个附加锁存器存储编程通过/失败信息并且执行当前编程的数据被保存在页缓冲器中，直到完成当前编程操作为止。控制逻辑电路基于设置信息输出用于控制高速缓存操作电路、读出/强制操作电路和编程数据保存电路中的至少一个的控制信号。
附图说明
[0010]根据以下结合附图的具体实施方式将更清楚地理解本专利技术构思的实施例，在附图中：
[0011]图1示出根据本专利技术构思的实施例的存储器件的框图；
[0012]图2示出示意性地示出了图1的存储器件的结构的图；
[0013]图3示出根据本专利技术构思的实施例的图1的存储单元阵列的图；
[0014]图4示出根据本专利技术构思的实施例的图3的存储块的透视图；
[0015]图5示出根据本专利技术构思的实施例的页缓冲器的图；
[0016]图6示出根据本专利技术构思的实施例的存储器件的操作方法的流程图；
[0017]图7A和图7B示出本专利技术构思的实施例中的将附加锁存器用作高速缓存的情况的操作示例的图；
[0018]图8示出本专利技术构思的实施例中的将附加锁存器用于读出/强制的情况的操作示例的图；
[0019]图9、图10A和图10B示出本专利技术构思的实施例中的将附加锁存器用于强制的情况的操作示例的图；
[0020]图11示出本专利技术构思的实施例中的将附加锁存器用于保存数据的情况的操作示例的图；
[0021]图12A和图12B示出本专利技术构思的实施例中的将附加锁存器用于保存数据的情况下的存储器件的操作示例的图；
[0022]图13示出根据本专利技术构思的实施例的存储器件的框图；
[0023]图14A、图14B、图14C、图14D、图14E、图14F和图14G示出根据本专利技术构思的实施例的页缓冲器包括多个附加缓冲器的示例的图；
[0024]图15示出根据本专利技术构思的实施例的存储系统的框图；以及
[0025]图16示出将根据本专利技术构思的实施例的存储器件应用于固态驱动器(SSD)系统的示例的框图。
具体实施方式
[0026]在下文中，将参考附图来详细描述实施例。
[0027]如在专利技术构思的领域中常见的，可以依据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以称为单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以具体实现在一个或多个半导体芯片中，或者实现在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件或由处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用于执行该块的一些功能的专用硬件和用于执行该块的其他功能的处理器的组合来实现。在不脱离本专利技术构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互且分立的块。类似地，在不脱离本专利技术构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
[0028]图1示出根据本专利技术构思的实施例的存储器件10的框图。
[0029]参考图1，存储器件10可以包括存储单元阵列100和外围电路200。外围电路200可以包括页缓冲器电路210、控制逻辑220(例如，控制逻辑电路)、电压生成器230和行解码器240。虽然图1中未示出，但是外围电路200还可以包括各种元件，例如数据输入/输出(I/O)电路、列逻辑电路、预解码器、温度传感器、命令解码器和地址解码器等电路。
[0030]存储单元阵列100可以通过位线BL连接到页缓本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件，包括：存储单元阵列，包括多个存储单元；页缓冲器电路，包括页缓冲器，所述页缓冲器通过多条位线中的对应的位线连接到所述存储单元阵列，所述页缓冲器包括至少一个附加锁存器和N个数据锁存器，所述N个数据锁存器被配置为存储要编程的数据，其中，N是大于或等于2的整数；以及控制逻辑电路，被配置为控制所述页缓冲器的设置，其中，基于与所述页缓冲器相对应的第一设置，将在当前编程操作中编程的数据存储在所述N个数据锁存器中的一些数据锁存器和所述至少一个附加锁存器中，并且在完成所述当前编程操作之前，将要在下一编程操作中编程的数据存储在所述N个数据锁存器中的其他数据锁存器和所述至少一个附加锁存器中，以及基于与所述页缓冲器相对应的第二设置，在所述当前编程操作和所述下一编程操作中不将外部提供的数据存储在所述至少一个附加锁存器中。2.根据权利要求1所述的存储器件，其中，所述多个存储单元中的每一个存储单元包括三级单元，所述三级单元被配置为存储3比特数据，并且所述N个数据锁存器包括三个数据锁存器，并且将在所述当前编程操作中编程的3比特数据和要在所述下一编程操作中编程的3比特数据中的1比特数据存储在所述三个数据锁存器和所述至少一个附加锁存器中。3.根据权利要求2所述的存储器件，其中，当完成对在所述当前编程操作中编程的3比特数据中的1比特数据的编程时，在完成所述当前编程操作之前，将要在所述下一编程操作中编程的3比特数据中的另外1比特数据提供给所述页缓冲器并且存储在所述页缓冲器中。4.根据权利要求3所述的存储器件，其中，当完成对在所述当前编程操作中编程的3比特数据中的所述另外1比特数据的编程时，在完成所述当前编程操作之前，将要在所述下一编程操作中编程的3比特数据中的剩余的1比特数据提供给所述页缓冲器并且存储在所述页缓冲器中。5.根据权利要求1所述的存储器件，还包括就绪/忙碌信号生成电路，所述就绪/忙碌信号生成电路被配置为输出就绪/忙碌信号，其中，所述就绪/忙碌信号生成电路被配置为紧接在所述当前编程操作开始之后输出表示就绪状态的所述就绪/忙碌信号，然后所述存储器件接收要在所述下一编程操作中编程的数据。6.根据权利要求1所述的存储器件，其中，所述页缓冲器还包括：与数据读出相关联的读出锁存器；以及强制锁存器，被配置为调整所述对应的位线的预充电电压电平。7.根据权利要求6所述的存储器件，其中，基于所述第二设置，通过读出节点将所述至少一个附加锁存器连接到所述对应的位线以读出存储在所述多个存储单元中的对应的存储单元中的数据。8.根据权利要求6所述的存储器件，其中，基于所述第二设置，所述至少一个附加锁存器被配置为存储与调整所述对应的位线的预充电电压电平相关联的值，并且所述对应的位线的预充电电压电平基于存储在所述强制锁存器中的值和存储在所述至少一个附加锁存器中的值而变化。9.根据权利要求6所述的存储器件，其中，基于所述第二设置，所述至少一个附加锁存
器被配置为存储表示在所述当前编程操作中编程的数据的编程的通过或失败的信息，并且将在所述当前编程操作中编程的数据保存在所述页缓冲器中，直到完成所述当前编程操作为止。10.根据权利要求1所述的存储器件，其中，所述至少一个附加锁存器包括多个附加锁存器，并且将在所述当前编程操作中编程的数据和要在所述下一编程操作中编程的数据中的两比特数据或更多比特数据一起存储在所述页缓冲器中。11.根据权利要求1所述的存储器件，其中，所述至少一个附加锁存器包括多个附加锁存器，并且基于所述控制逻辑电路的设置，所述多个附加锁存器中的一些附加锁存器被配置为存储要在所述下一编程操作中编程的数据...

【专利技术属性】
技术研发人员：郑基镐，南尚完，金炯坤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：