【技术实现步骤摘要】
锁存电路、传输电路和半导体装置
[0001]各种实施方式总体上涉及一种半导体电路，更具体地，涉及一种锁存电路、一种包括该锁存电路的传输电路和一种包括该传输电路的半导体装置。
技术介绍
[0002]半导体装置(例如，半导体存储器装置)可以将外部提供的数据存储在存储区中，并且将存储在存储区中的数据输出到半导体存储器装置的外部。半导体存储器装置存在的问题是，随着操作速度的增加(即，随着操作频率的增加)，与数据输出相关的电路配置的布局裕量减小，并且电流消耗增加。
技术实现思路
[0003]根据本公开的一个实施方式的一种锁存电路可以包括：第一检测单元，该第一检测单元被配置为在正常读取操作期间通过响应于控制时钟信号的转变而检测输入端子的电平来产生输出信号；以及第二检测单元，该第二检测单元被配置为在状态信息读取操作期间通过与控制时钟信号的转变无关地检测输入端子的电平来产生输出信号。
[0004]根据本公开的一个实施方式的一种锁存电路可以包括：交叉联接锁存器，该交叉联接锁存器被配置为响应于控制时钟信号的转变而锁存输入...
【技术保护点】
【技术特征摘要】
1.一种锁存电路，所述锁存电路包括：第一检测单元，所述第一检测单元在正常读取操作期间通过响应于控制时钟信号的转变而检测输入端子的电平来产生输出信号；以及第二检测单元，所述第二检测单元在状态信息读取操作期间通过与所述控制时钟信号的转变无关地检测所述输入端子的电平来产生所述输出信号。2.根据权利要求1所述的锁存电路，其中，所述第一检测单元通过响应于当所述控制时钟信号转变时出现的上升沿或下降沿而检测通过所述输入端子输入的数据的电平来产生所述输出信号。3.根据权利要求1所述的锁存电路，其中，所述状态信息包括多个数据位，所述多个数据位用于限定以下各项中的至少一者：最近输入的命令是否已经被正常执行、先前输入的命令是否已经被正常执行、是否存在当前正在进行的操作、以及是否存在当前处于待机的操作。4.根据权利要求3所述的锁存电路，其中，所述第一检测单元作为边沿触发电路进行操作，并且其中，所述第二检测单元作为电平触发电路进行操作。5.一种锁存电路，所述锁存电路包括：交叉联接锁存器，所述交叉联接锁存器响应于控制时钟信号的转变而锁存输入端子的电平，并且通过输出端子输出锁存的数据；以及开关部分，所述开关部分连接在所述输出端子和所述输入端子之间，并且响应于状态信息读取信号而通过所述输出端子来输出通过所述输入端子输入的状态信息，而与所述控制时钟信号的转变无关。6.根据权利要求5所述的锁存电路，其中，所述交叉联接锁存器响应于当所述控制时钟信号转变时出现的上升沿或下降沿而检测所述输入端子的电平。7.根据权利要求5所述的锁存电路，其中，所述状态信息包括多个数据位，所述多个数据位用于限定以下各项中的至少一者：最近输入的命令是否已经被正常执行、先前输入的命令是否已经被正常执行、是否存在当前正在进行的操作、以及是否存在当前处于待机的操作。8.根据权利要求5所述的锁存电路，其中，所述锁存电路在正常读取操作期间作为边沿触发电路进行操作，并且在状态信息读取操作期间作为电平触发电路进行操作。9.一种传输电路，所述传输电路包括：锁存电路，所述锁存电路：在正常读取操作期间通过根据控制时钟信号的转变而检测通过多个差分输入端子输入的数据的电平来产生输出信号，并且在状态信息读取操作期间通过与所述控制时钟信号的转变无关地检测通过所述多个差分输入端子输入的状态信息的电平来产生所述输出信号；以及串行化器，所述串行化器串行化并且输出所述输出信号。10.根据权利要求9所述的传输电路，所述传输电路还包括：驱动器，所述驱动器根据所述串行化器的输出来驱动输入/输出焊盘单元的焊盘。11.根据权利要求9所述的传输电路，所述传输电路还包括：
分频电路，所述分频电路通过对外部时钟信号进行分频来产生多相时钟信号；以及时钟控制电路，所述时钟控制电路通过根据多个时钟使能信号选择性地组合所述多相时钟信号来产生频率与所述外部时钟信号的频率相等的所述控制时钟信号。12.根据权利要求9所述的传输电路，其中，所述锁存电路包括多个锁存单元，并且其中，所述多个锁存单元中的至少一个包括：交叉联接锁存器，所述交叉联接锁存器响应于所述控制时钟信号中的第一控制时钟信号的转变而锁存所述多个差分输入端子中的第一差分输入端子的电平，并且通过第一输出端子来输出锁存的...
【专利技术属性】
技术研发人员：崔恩志，安根善，孙琯琇，郑尧韩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。