基于FPGA的神经网络加速方法和系统技术方案

本发明专利技术涉一种基于FPGA的神经网络加速方法和系统。该方法包括：获取神经网络模型(11)；根据所述神经网络模型的模型参数，从神经网络加速库中选取适用于所述神经网络模型的加速单元(12)；将选取的加速单元加载到FPGA加速卡中(13)；利用FPGA加速卡执行神经网络加速(14)。神经网络加速库中包括专用神经网络加速单元、通用神经网络加速单元以及神经网络算子加速单元。根据本发明专利技术的方法使得能够实现FPGA神经网络加速单元的快速部署，以便适应不断变化的神经网络模型。化的神经网络模型。化的神经网络模型。

【技术实现步骤摘要】
基于FPGA的神经网络加速方法和系统


[0001]本专利技术涉及计算机应用领域和人工智能算法实现领域，尤其涉及一种基于FPGA的神经网络加速方法和系统。本专利技术特别适于对深度神经网络模型进行加速。

技术介绍

[0002]近年来，随着人工智能和大数据技术的发展，深度神经网络在语音识别、自然语言处理、图像理解、视频分析等领域取得了突破性进展。技术人员在追求更高的神经网络分析精度和准确度的同时，深度神经网络模型的层数和参数数量也在不断增加。与此同时，深度神经网络的应用场景也在不断要求更快的识别速度和分析速度。为了满足应用场景的需求，对硬件计算力、内存带宽和数据存储等要求也越来越高。
[0003]当前深度神经网络加速通常有GPU、FPGA、ASIC、SOC几种方案。其中FPGA是现场可编程逻辑门阵列，它是一种允许被完全或局部重编程的硬件电路，其利用小型查找表来实现组合逻辑。FPGA内有大量的DSP乘法器，可以定制硬件流水线，其具有可编程、高性能、低能耗、高稳定、可并行和高安全性等特点。相比于其他芯片加速方案，FPGA比GPU加速更稳定，性能功本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的神经网络加速方法，其特征在于，所述方法包括：获取神经网络模型(11)；根据所述神经网络模型的模型参数，从神经网络加速库中选取适用于所述神经网络模型的加速单元(12)；将选取的加速单元加载到FPGA加速卡中(13)；利用FPGA加速卡执行神经网络加速(14),其中，神经网络加速库中包括专用神经网络加速单元、通用神经网络加速单元以及神经网络算子加速单元。2.根据权利要求1所述的方法，其特征在于，根据所述神经网络模型的模型参数，从神经网络加速库中选取适用于所述神经网络模型的加速单元的步骤(12)包括：将所述神经网络模型的模型参数与标准神经网络模型的模型参数进行比较，判断所述神经网络模型是否属于标准神经网络模型；若所述神经网络模型属于标准神经网络模型，则选取用于标准神经网络模型的专用神经网络加速单元；若所述神经网络模型不属于标准神经网络模型但可以通过配置通用神经网络加速单元实现，则选取通用神经网络加速单元；若所述神经网络模型不属于标准神经网络模型并且也不能通过配置通用神经网络加速单元实现，则选取神经网络算子加速单元。3.根据权利要求1所述的方法，其特征在于，所述神经网络加速库包括专用于标准神经网络模型的专用神经网络加速单元，标准神经网络模型包括YOLO V2、YOLO V3、YOLO V4、VGG16、DNN、Darknet、Lenet和LSTM神经网络模型中的一种或多种。4.根据权利要求3所述的方法，其特征在于，所述专用神经网络加速单元包括专用于标准神经网络的...

【专利技术属性】
技术研发人员：陈永，翁正林，
申请(专利权)人：杭州加速科技有限公司，
类型：发明
国别省市：