用于异步有限机的系统和方法技术方案

技术编号:37351862 阅读:18 留言:0更新日期:2023-04-27 07:03
本公开的实施例涉及用于异步有限机的系统和方法。包括异步有限状态机的系统响应于接收虚拟时钟事件信号而从第一状态转变到第二状态。系统还包括触发电路,触发电路在异步有限状态机处于第一状态的时,在第一状态异步事件信号被断言时断言触发信号。系统还包括虚拟时钟脉冲电路,其被配置为在接收触发信号之后,生成虚拟时钟事件信号。生成虚拟时钟事件信号。生成虚拟时钟事件信号。

【技术实现步骤摘要】
用于异步有限机的系统和方法


[0001]本专利技术整体涉及用于异步有限机的系统和方法。

技术介绍

[0002]本专利技术涉及用于被触发以在状态之间转变的异步有限状态机的系统和方法。

技术实现思路

[0003]根据一个实施例,系统包括:异步有限状态机,其被配置为响应于接收虚拟时钟事件而从第一状态转变到第二状态;触发电路,包括用于接收第一状态异步事件信号的第一状态异步事件输入,触发电路被配置为与异步有限状态机通信并且在异步有限状态机处于第一状态时,响应于第一状态异步事件信号被断言来断言触发信号;以及虚拟时钟脉冲电路,其被配置为接收触发信号并且响应于触发信号被断言而生成虚拟时钟事件。
[0004]根据一个实施例,异步有限状态机被配置为响应于接收虚拟时钟事件而从第二状态转变到第三状态,其中触发电路包括用于接收第二状态异步事件信号第二状态异步事件输入,触发电路被配置为在异步有限状态机处于第二状态时,响应于第二状态异步事件信号被断言来断言触发信号。
[0005]根据一个实施例,触发电路包括多路复用器,多路复用器包括与虚拟时钟脉冲电路耦合来传递触发信号的输出,以及与异步有限状态机的输出耦合的选择输入,触发电路被配置为当异步有限状态机处于第一状态时,向触发电路的输出提供第一状态异步事件信号,并且当异步有限状态机处于第二状态时,向触发电路的输出提供第二状态异步事件信号。
[0006]根据一个实施例,虚拟时钟事件包括第一脉冲和第二脉冲。
[0007]根据一个实施例,异步有限状态机被配置为通过在接收第一脉冲时从第一状态转变到中间状态并且在接收第二脉冲时从中间状态转变到第二状态,来响应于接收虚拟时钟事件而从第一状态转变到第二状态。
[0008]根据一个实施例,触发电路被配置为使得当异步有限状态机处于中间状态时,触发信号被解除断言。
[0009]根据一个实施例,异步有限状态机被配置为在接收第一脉冲的第二实时激活边沿时从第一状态转变到中间状态,并且被配置为在接收第二脉冲的第二实时激活边沿时从中间状态转变到第二状态。
[0010]根据一个实施例,虚拟时钟脉冲电路包括用于生成第一脉冲的单稳态电路以及用于生成第二脉冲的脉冲倍增电路。
[0011]根据一个实施例,系统还包括去毛刺电路,其包括与触发电路的输出耦合的输入,去毛刺电路包括与虚拟时钟脉冲电路耦合的输出。
[0012]根据一个实施例,方法包括:响应于第一状态异步事件信号被断言,来触发虚拟时钟事件;向异步有限状态机提供虚拟时钟事件;以及响应于接收虚拟时钟事件,将异步有限
状态机从第一状态转变为第二状态。
[0013]根据一个实施例,将异步有限状态机从第一状态转变为第二状态包括将异步有限状态机从第一状态转变到中间状态,并且将异步有限状态机从中间状态转变到第二状态。
[0014]根据一个实施例,向异步有限状态机提供虚拟时钟事件包括向异步有限状态机提供第一脉冲,并且向异步有限状态机提供第二脉冲。
[0015]根据一个实施例,第一脉冲的第二实时激活边沿提示异步有限状态机从第一状态转变到中间状态,并且第二脉冲的第一实时激活边沿提示异步有限状态机从中间状态转变到第二状态。
[0016]根据一个实施例,方法还包括响应于接收第二状态异步事件信号,来触发第二虚拟时钟事件,虚拟时钟事件包括第一脉冲和第二脉冲;向异步有限状态机提供第二虚拟时钟事件;以及响应于接收虚拟时钟事件,将异步有限状态机从第二状态转变到第三状态。
[0017]根据一个实施例,系统包括异步有限状态机,其被配置为在处于第一状态时,响应于接收虚拟时钟事件的第一脉冲而从第一状态转变到第一中间状态;在处于第一中间状态时,响应于接收虚拟时钟事件的第二脉冲而从第一中间状态转变到第二状态;在处于第二状态时,响应于接收虚拟时钟事件的第一脉冲而从第二状态转变到第二中间状态;以及在处于第二中间状态时,响应于接收虚拟时钟事件的第二脉冲而从第二中间状态转变到第三状态。系统还包括触发电路,触发电路包括用于接收第一状态异步事件信号的第一状态异步事件输入以及用于接收第二状态异步事件信号的第二状态异步事件输入,触发电路被配置为与异步有限状态机通信,并且在异步有限状态机处于第一状态时,响应于第一状态异步事件信号被断言来断言触发信号,并且触发电路被配置为在异步有限状态机处于第二状态时,在第二状态异步事件信号被断言时断言触发信号;以及虚拟时钟脉冲电路,其被配置为接收触发信号并且响应于触发信号被断言而生成虚拟时钟事件。
[0018]根据一个实施例,触发电路被配置为使得当异步有限状态机处于第一中间状态时,触发信号被解除断言,并且触发电路被配置为使得当异步有限状态机处于第二中间状态时,触发信号被解除断言。
[0019]根据一个实施例,异步有限状态机被配置为在接收第一脉冲的第二实时激活边沿时从第二状态转变到第二中间状态,并且在接收第二脉冲的第二实时激活边沿时,从第二中间状态转变到第三状态。
附图说明
[0020]为了更全面地理解本专利技术及其优点,现结合附图参考以下描述,其中:
[0021]图1描绘了图示同步FSM操作的流程图;
[0022]图2描绘了图示异步FSM操作的流程图;
[0023]图3描绘了根据实施例的异步FSM系统;
[0024]图4描绘了根据实施例的触发电路;
[0025]图5描绘了根据实施例的包括中间状态的异步FSM的示例;
[0026]图6A描绘了根据实施例的包括两个虚拟时钟脉冲的虚拟时钟事件,虚拟时钟脉冲可以被用于转变包括中间状态的异步FSM;
[0027]图6B描绘了根据实施例的反向虚拟时钟事件,反向虚拟时钟事件包括两个虚拟时
钟脉冲,两个虚拟时钟脉冲可以被用于转变包括中间状态的异步FSM 306;
[0028]图7A描绘了根据实施例的异步事件信号同步电路;
[0029]图7B描绘了根据实施例的异步事件信号同步电路的波形;
[0030]图8描绘了根据一个实施例的虚拟时钟脉冲电路;
[0031]图9描绘了根据一个实施例的单稳态块;
[0032]图10描绘了根据一个实施例的脉冲倍增电路;
[0033]图11描绘了示出根据实施例的异步FSM系统的信号的波;
[0034]图12描绘了根据一个实施例的包括去毛刺块的异步FSM 306;以及
[0035]图13图示了根据实施例的方法。
具体实施方式
[0036]有限状态机(“FSM”)根据有限状态机的输入从一个状态转变到另一状态。FSM的输出可以取决于FSM的状态(在Moore FSM的情况下)或者FSM的状态和输入(在Mealy FSM的情况下)。FSM也可以是异步或同步的。同步FSM由时钟信号控制或同步。异步FSM的特征在于状态转变基于信号事件,而与时钟信号不相关。因此,异步FSM有时被称为“事件驱动式”FSM。
[0037]图1描绘了图示同步FSM操作的流程本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种系统,包括:异步有限状态机,被配置为响应于接收虚拟时钟事件而从第一状态转变到第二状态;触发电路,包括用于接收第一状态异步事件信号的第一状态异步事件输入,所述触发电路被配置为:与所述异步有限状态机通信,并且在所述异步有限状态机处于所述第一状态时,响应于所述第一状态异步事件信号被断言来断言触发信号;以及虚拟时钟脉冲电路,被配置为接收所述触发信号并且响应于所述触发信号被断言而生成所述虚拟时钟事件。2.根据权利要求1所述的系统,其中所述异步有限状态机被配置为响应于接收所述虚拟时钟事件而从所述第二状态转变到第三状态,并且其中所述触发电路包括第二状态异步事件输入以接收第二状态异步事件信号,所述触发电路被配置为:在所述异步有限状态机处于所述第二状态时,响应于所述第二状态异步事件信号被断言来断言所述触发信号。3.根据权利要求2所述的系统,其中所述触发电路包括多路复用器,所述多路复用器包括与所述虚拟时钟脉冲电路耦合来传递所述触发信号的输出、以及与所述异步有限状态机的输出耦合的选择输入,所述触发电路被配置为:在所述异步有限状态机处于所述第一状态时,向所述触发电路的输出提供所述第一状态异步事件信号,并且在所述异步有限状态机处于所述第二状态时,向所述触发电路的输出提供所述第二状态异步事件信号。4.根据权利要求1所述的系统,其中所述虚拟时钟事件包括第一脉冲和第二脉冲。5.根据权利要求4所述的系统,其中所述异步有限状态机被配置为:响应于接收所述虚拟时钟事件,通过在接收所述第一脉冲时从所述第一状态转变到中间状态并且在接收所述第二脉冲时从所述中间状态转变到所述第二状态,来从所述第一状态转变到所述第二状态。6.根据权利要求5所述的系统,其中所述触发电路被配置为:使得在所述异步有限状态机处于所述中间状态时,所述触发信号被解除断言。7.根据权利要求5所述的系统,其中所述异步有限状态机被配置为在接收所述第一脉冲的第二实时激活边沿时从所述第一状态转变到所述中间状态,并且被配置为在接收所述第二脉冲的第二实时激活边沿时从所述中间状态转变到所述第二状态。8.根据权利要求4所述的系统,其中所述虚拟时钟脉冲电路包括用于生成所述第一脉冲的单稳态电路和用于生成所述第二脉冲的脉冲倍增电路。9.根据权利要求1所述的系统,还包括去毛刺电路,所述去毛刺电路包括与所述触发电路的输出耦合的输入,所述去毛刺电路包括与所述虚拟时钟脉冲电路耦合的输出。10.一种方法,包括:响应于第一状态异步事件信号被断言而触发虚拟时钟事件;向异步有限状态机提供所述虚拟时钟事件;以及响应于接收所述虚拟时钟事件,将所述异步有限状态机从第一状态转变到第二状态。11.根据权利要求10所述的方法,其中将所述异步有限状态机从所述第一状态转变到所述第二状态包括:将所述异步有限状态机从所述第一状态转变到中间状态,并且将所述异步有限状态机从所述中间状态转变到所述第二状态。12.根据权利要求11所述的方法,其中向所述异步有限状态机提供所述虚拟时...

【专利技术属性】
技术研发人员:D
申请(专利权)人:意法半导体股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1